超级结器件及制造方法技术

本发明专利技术公开了一种超级结器件，在电流流动区和终端保护结构中一个以上P型薄层的底部穿透N型硅外延层并和N+硅基片接触；各P型薄层中至少一部分由填充于沟槽中的P型硅组成；各P型薄层中，填充于沟槽中的P型硅的杂质浓度在纵向方向上至少有两种值，各P型硅的底部区域的杂质浓度约为最佳电荷平衡的杂质浓度，各P型硅的顶部区域的杂质浓度为最佳电荷平衡的杂质浓度的2倍以上。本发明专利技术还提供一种超级结器件的制造方法。本发明专利技术能提高器件的反向击穿电压，并改善反向击穿电压的稳定性，能保证器件在感性元件存在的电路中的抗过冲电流能力，能提高器件的可靠性。

【技术实现步骤摘要】

本专利技术涉 及半导体集成电路制造领域，特别是涉及ー种超级结器件；本专利技术还涉及一种超级结器件的制造方法。
技术介绍
超级结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型半导体薄层和N型半导体薄层来在截止状态下在较低电压下就将所述P型半导体薄层和N型半导体薄层耗尽，实现电荷相互补偿，从而使P型半导体薄层和N型半导体薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。在美国专利US5216275中，以上的交替排列的P型半导体薄层和N型半导体薄层是与N+衬底相连的；在美国专利US6630698B1中，中间的P型半导体薄层和N型半导体薄层与N+衬底可以有大于O的间隔。现有技术中，P型半导体薄层和N型半导体薄层的形成ー种是通过外延成长然后进行光刻和注入，多次反复该过程得到需要的厚度的P型半导体薄层和N型半导体薄层，这种エ艺在600V以上的MOSFET中，一般需要重复5次以上，生产成本和生产周期长。另ー种是通过一次生长ー种类型的需要厚度的外延之后，进行沟槽的刻蚀，之后在沟槽中填入相反类型的硅；该方法エ艺成本和エ艺周期短；但本文档来自技高网...

【技术保护点】
一种超级结器件，在一N+硅基片上形成有一N型硅外延层，超级结器件的中间区域为电流流动区，所述电流流动区包含多个交替排列的形成于所述N型硅外延层中的P型薄层和N型薄层；所述终端保护结构环绕于所述电流流动区的外周，所述终端保护结构包括多个环绕于所述电流流动区的外周且交替排列的形成于所述N型硅外延层中的P型薄层和N型薄层；其特征在于：一个以上所述P型薄层的底部穿透所述N型硅外延层并和所述N+硅基片接触；各所述P型薄层中由填充于沟槽中的P型硅组成、或者各所述P型薄层中由形成于所述N型硅外延层中的P型注入区加上形成于所述P型注入区上部的填充于沟槽中的P型硅组成；各所述P型薄层中，填充于沟槽中的所述P型硅...

【技术特征摘要】

【专利技术属性】
技术研发人员：肖胜安，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：