半导体封装及其半导体封装制作方法技术

本发明专利技术涉及一种半导体封装，设有导电图案的安装板上安装一封装基板，封装基板上安装有半导体芯片,其特征在于，封装基板上面形成导电图案，封装基板下面的中心部分形成凹型区，除去所述凹型区的所述封装基板的下面形成用于与安装板以电气方式进行连接的第一焊球，半导体芯片配备于所述凹型区之内，半导体芯片的惰性面粘贴封装基板的惰性面，而半导体芯片的活性面通过第二焊球以电气方式连接安装板。本发明专利技术在封装基板的下面形成的凹型区内配置有半导体芯片，半导体芯片的活性面通过第二焊球而变更为连接于安装板的面朝上形态。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装及其制作方法，且特别涉及一种，其为一种半导体芯片通过第二焊球而变更为连接于安装板的形态，从而无需增加焊球的数量而增加外露的焊球数量，从而扩大实质的输入/输出引脚数量。
技术介绍
最近，随着电子组件的发展与使用者的需求，对电子产品的需要越来越趋向小型化、轻量化及多功能化。随着这样的要求，搭载半导体组件的封装技术中，能在最小的空间内安装更多量的半导体芯片的多芯片封装(multi chip package)及芯片级封装(ChipScale Package, CSP)成为主流。系统级封装(System In Package, SiP)技术即为这样封装技术的其中一种。 系统级封装(SiP)为将由独立的半导体芯片构成的多个电路安装成为一个封装的小型化技术，将两种或多个半导体芯片排列或层叠于一个封装中而使其作为一个完整的系统而运作的产品技术。由于系统级封装(SiP)是将具有多种功能的个别组件内装于一个封装之内，因此电子产品的小型化得以实现，其为随着电子产品的小型化及复杂化的加快进展从而一跃而起的封装技术。请参照图I及图2，图I为现有的凹型区朝下(Cavity Down)的系统级封装(SiP)的纵向截面图，图2为用于说明现有的凹型区朝下的系统级封装(SiP)而从印刷电路板的下部仰视的示意图。如图I及图2所示，现有的凹型区朝下的系统级封装10包括上面形成多个导电图案(conductive pattern)(未图示)，而下面中间部分形成凹型区(cavity) Ila的印刷电路板(Printed CircuitBoard, PCB) 11 ;安装于所述印刷电路板11的所述凹型区(cavity) Ila内的半导体芯片12 ;形成于所述印刷电路板11上面，并通过第一过孔(via)18电气方式连接安装板3，通过第二过孔19电气方式连接所述半导体芯片12的无源组件13与晶体振荡器14等电子产品；以及为了从外部环境保护所述印刷电路板11的整个上面而罩住所述印刷电路板11的成型部(Molding Portion) 15。除了所述印刷电路板11的凹型区Ila的区域以外，所述印刷电路板11通过第一焊球16而安装于安装板3上面。所述第一焊球16连接于安装板3的导电图案3a。所述半导体芯片12在其上面形成活性面12a，在其下面形成惰性面12b。所述半导体芯片12的惰性面12b设置成朝向安装板(board)3的上面，并且可以通过所述第二焊球17而以电气方式连接所述印刷电路板11。现有的凹型区朝下的系统级封装10中，半导体芯片12安装于凹型区Ila内，并且通过所述第二焊球17而连接于所述印刷电路板11，因此第二焊球17完全不会外露。系统级封装为将多个电路安装为一个封装的小型化技术，因此为了将多个半导体芯片12，即多个电子组件皆安装于印刷电路板11的表面，需要对多个导电图案及连接结构进行最优化的设计。但是，现有的凹型区朝下的系统级封装为面朝下(face down)的形态，半导体芯片12是通过第二焊球17而安装于印刷电路板11上，由于第二焊球17具有不外露的结构而无法将第二焊球17作为输入/输出引脚而使用，因此对超小型及高性能封装的设计带来很大的限制与困难。
技术实现思路
为了解决上述问题，本专利技术的目的在于提供一种，半导体芯片的活性面通过第二焊球而变更为连接于安装板的面朝上(face up)形态，从而无需实际增加焊球而提高了外露的焊球的数量，扩大了实质性的输入/输出引脚，由此可迅速处理输出入信号，大幅提高性能的。为了达到所述目的，根据本专利技术的半导体封装如下封装基板安装于上面形成导电图案的安装板上，半导体封装的所述封装基板上安装有半导体芯片，其特征在于，所述封装基板的上面形成导电图案，所述封装基板的下面中心部分形成凹型区(cavity)，在所述 凹型区以外的封装基板下面形成用于以电气方式连接所述安装板的第一焊球，所述半导体芯片配置于所述凹型区之内，所述半导体芯片的惰性面粘贴于所述封装基板的惰性面，所述半导体芯片的活性面通过第二焊球而以电气方式连接于所述安装板。所述半导体芯片的所述活性面通过所述第二焊球而形成为安装于所述安装板的面朝上(face up)的形态，从而扩大了输入/输出引脚的数量。所述封装基板上形成用于连接所述第一焊球的多个过孔，所述封装基板的上面安装以电气方式连接于所述安装板的电子组件，所述电子组件包括无源组件或晶体振荡器。所述印刷电路板上形成罩住所述印刷电路板的成型部。所述第一焊球及所述第二焊球在同一个平面上以相同的高度连接于所述安装板的导电图案。另一方面，根据本专利技术的半导体封装制作方法在安装板的上面安装封装基板，在所述封装基板安装半导体芯片的半导体封装制作方法，在所述封装基板的下面中心部分形成凹型区(cavity)，在所述凹型区以外的封装基板下面形成用于以电气方式连接所述安装板的第一焊球，将所述半导体芯片的惰性面粘贴于所述封装基板的惰性面(凹型区的上面)，通过第二焊球而将所述半导体芯片的活性面与所述安装板以电气方式进行连接，以扩大实质性的输入/输出引脚的数量。如上所述，本专利技术在封装基板的下面所形成的凹型区内配置有半导体芯片，半导体芯片的活性面通过第二焊球而变更为安装于安装板的面朝上(faceup)形态，从而无需实际增加焊球而能提高外露的焊球的数量，由此扩大了实质性的输入/输出引脚而能够处理超高速的输出入信号处理，并可以实现最小型化、最轻量化。附图说明图I为现有的凹型区朝下的系统级封装的纵向截面图；图2为现有的凹型区朝下的系统级封装，其为从印刷电路板下部的仰视示意图；图3为根据本专利技术的优选实施例中半导体封装的纵向截面图；图4为根据本专利技术的优选实施例中半导体封装，其为从印刷电路板下部的仰视示意图；以及图5为根据本专利技术的优选实施例中半导体封装与现有的半导体封装作比较的纵向截面图。具体实施方式以下，参照附图，对根据本专利技术的优选实施例中进行详细的说明。参考图3、图4以及图5，图3为根据本专利技术的优选实施例中半导体封装的纵向截面图；图4为根据本专利技术的优选实施例中半导体封装，其为从印刷电路板下部的仰视示意图；以及图5为根据本专利技术的优选实施例中半导体封装与现有的半导体封装作比较的纵向截面图。如图3及图4所示，根据本专利技术的实施例中半导体封装100，可以是将相同结构或异质结构的芯片叠层，也可以是将逻辑芯片置于中间并在逻辑芯片的两面分别具有已安装存储器芯片的结构，皆可以实现本专利技术的系统级封装。基本上，现有的封装制作方法需要依据导体芯片的类别而分别执行封装工程，当考虑到由晶圆所得到的半导体芯片的数量时，对所有半导体芯片进行封装需要较长时间，最近被提出一种方法，即在晶圆(Wafer)状态下优先进行封装工程，之后再沿着晶圆的切割线(scribe line)进行切割,最后再制作各个封装。通过如上所述的方法而制作出来的封装称为晶圆片级封装(Wafer LevelPackage)，而且以晶圆片级制作封装的情况下，由于封装整体的大小与芯片的大小相近，因此称为晶圆片级芯片规模封装(Wafer Level Chip Size Package, WLCSP)。本专利技术的优选实施例中所述的半导体芯片120例如是逻辑芯片或存储器芯片，并且这样的半导体芯本文档来自技高网...

【技术保护点】
一种半导体封装，封装基板安装于上面形成导电图案的安装板上，半导体封装的所述封装基板上安装有半导体芯片，其特征在于，所述封装基板的上面形成导电图案，所述封装基板的下面中心部分形成凹型区，在所述凹型区以外的封装基板下面形成用于以电气方式连接所述安装板的第一焊球，所述半导体芯片配置于所述凹型区之内，所述半导体芯片的惰性面粘贴于所述封装基板的惰性面，所述半导体芯片的活性面通过第二焊球而以电气方式连接于所述安装板。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：姜泰信，柳承烨，郑孝善，
申请(专利权)人：芯光飞株式会社，
类型：发明
国别省市：