半导体封装及其半导体封装制作方法技术

本发明专利技术涉及一种半导体封装，设有导电图案的安装板上安装一封装基板，封装基板上安装有半导体芯片,其特征在于，封装基板上面形成导电图案，封装基板下面的中心部分形成凹型区，除去所述凹型区的所述封装基板的下面形成用于与安装板以电气方式进行连接的第一焊球，半导体芯片配备于所述凹型区之内，半导体芯片的惰性面粘贴封装基板的惰性面，而半导体芯片的活性面通过第二焊球以电气方式连接安装板。本发明专利技术在封装基板的下面形成的凹型区内配置有半导体芯片，半导体芯片的活性面通过第二焊球而变更为连接于安装板的面朝上形态。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装及其制作方法，且特别涉及一种，其为一种半导体芯片通过第二焊球而变更为连接于安装板的形态，从而无需增加焊球的数量而增加外露的焊球数量，从而扩大实质的输入/输出引脚数量。
技术介绍
最近，随着电子组件的发展与使用者的需求，对电子产品的需要越来越趋向小型化、轻量化及多功能化。随着这样的要求，搭载半导体组件的封装技术中，能在最小的空间内安装更多量的半导体芯片的多芯片封装(multi chip package)及芯片级封装(ChipScale Package, CSP)成为主流。系统级封装(System In Package, SiP)技术即为这样封装技术的其中一种。 系统级封装(SiP)为将由独立的半导体芯片构成的多个电路安装成为一个封装的小型化技术，将两种或多个半导体芯片排列或层叠于一个封装中而使其作为一个完整的系统而运作的产品技术。由于系统级封装(SiP)是将具有多种功能的个别组件内装于一个封装之内，因此电子产品的小型化得以实现，其为随着电子产品的小型化及复杂化的加快进展从而一跃而起的封装技术。请参照图I及图2，图I为现有的凹型区朝下(Cavity Down本文档来自技高网...

【技术保护点】
一种半导体封装，封装基板安装于上面形成导电图案的安装板上，半导体封装的所述封装基板上安装有半导体芯片，其特征在于，所述封装基板的上面形成导电图案，所述封装基板的下面中心部分形成凹型区，在所述凹型区以外的封装基板下面形成用于以电气方式连接所述安装板的第一焊球，所述半导体芯片配置于所述凹型区之内，所述半导体芯片的惰性面粘贴于所述封装基板的惰性面，所述半导体芯片的活性面通过第二焊球而以电气方式连接于所述安装板。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：姜泰信，柳承烨，郑孝善，
申请(专利权)人：芯光飞株式会社，
类型：发明
国别省市：