一种带隙基准电压源电路制造技术

本发明专利技术提供了一种带隙基准电压源电路，属于集成电路领域。该带隙基准电压源电路包括：两个电流通路的电流镜通路，第一电流通路包括依次串联的第一mos管、第二mos管、第一电阻、第一三极管；第二电流通路包括依次串联的第三mos管、第四mos管、第二电阻、第三电阻、第二三极管，第四mos管的源极作为基准电压输出端。该带隙基准电压源电路只有两条电流支路，与现有技术相比，减少了mos管和三极管的使用，有效的减小了带隙基准电压源电路的面积，同时也减小了电流大小及电压源电路的功耗，从而达到降低电路成本及使用成本的效果。

【技术实现步骤摘要】

本专利技术属于集成电路领域，尤其涉及一种带隙(bandgap)基准电压源电路。
技术介绍
现有技术提供了一种带隙基准电压源电路如图I所示，所述传统带隙基准电压源电路主体部分包括第一mos管Ml、第二mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第一电阻R1、第二电阻R2、第一三极管Q1、第二三极管Q2、第三三极管Q3。其中，第一 mos管Ml、第二 mos管M2为增强型nmos管，第三mos管M3、第四mos管M4、第五mos管M5为增强型pmos管。其中，第三mos管M3的源极接电源VDD，栅极连接第四mos管M4的栅极，漏极接第 一 mos管Ml的漏极；第一 mos管Ml的栅极和漏极连接并与第二 mos管M2的栅极连接，源极和第一三极管Ql的发射极连接；第一三极管Ql的基极和集电极接地；第三mos管M3、第一 mos管Ml、第一三极管Ql共同构成第一分支电路。第四mos管M4源极接电源VDD,栅极和漏极相连,漏极和第二 mos管M2的漏极及第五mos管M5的栅极相连；第二 mos管M2的源极接第一电阻Rl的一端；第二三极管Q2的发射极接第一电阻Rl的另一端本文档来自技高网...

【技术保护点】
一种带隙基准电压源电路，其特征在于，包括：两个电流通路的电流镜通路，第一电流通路包括依次串联的第一mos管、第二mos管、第一电阻、第一三极管；第二电流通路包括依次串联的第三mos管、第四mos管、第二电阻、第三电阻、第二三极管，所述第四mos管的源极作为基准电压输出端。

【技术特征摘要】

【专利技术属性】
技术研发人员：李佳栩，刘辉，傅璟军，胡文阁，
申请(专利权)人：比亚迪股份有限公司，
类型：发明
国别省市：