带隙基准电压电路制造技术

本发明专利技术提供一种带隙基准电压电路，其包括带隙基准电压产生单元、误差补偿单元和稳压电容。带隙基准电压产生单元包括运算放大器。误差补偿单元包括n个开关/电容组合模块，每个组合模块的第一开关、补偿电容和第四开关串联于运算放大器的第二输入端与第一输入端，第二开关第一连接端与第一开关和补偿电容的节点相连，第三开关第一连接端与第四开关和补偿电容的节点相连；第N组合模块的第二开关第二连接端与第N+1组合模块的第三开关第二连接端相连，第1组合模块的第三开关第二连接端与运算放大器的输出端相连，第n组合模块的第二开关第二连接端与基准电压输出端相连。与现有技术相比，本发明专利技术的带隙基准电压电路可提高带隙基准电压精度。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种带隙基准电压电路，其包括带隙基准电压产生单元、误差补偿单元和稳压电容。带隙基准电压产生单元包括运算放大器。误差补偿单元包括n个开关/电容组合模块，每个组合模块的第一开关、补偿电容和第四开关串联于运算放大器的第二输入端与第一输入端，第二开关第一连接端与第一开关和补偿电容的节点相连，第三开关第一连接端与第四开关和补偿电容的节点相连；第N组合模块的第二开关第二连接端与第N+1组合模块的第三开关第二连接端相连，第1组合模块的第三开关第二连接端与运算放大器的输出端相连，第n组合模块的第二开关第二连接端与基准电压输出端相连。与现有技术相比，本专利技术的带隙基准电压电路可提高带隙基准电压精度。【专利说明】带隙基准电压电路【
】本专利技术涉及电路设计领域,特别涉及一种带隙基准(Bandgap Reference)电压电路。【
技术介绍
】带隙基准电压电路可以在温度变化环境中提供稳定的参考电压，故其广泛应用于电源调节器、A/D (Analog to Digital) D/A (Digital to Analog)转换器等电路中。 请参考图1所示，其为现有技术中的一种带隙基准电压电路的电路示意图。该带隙基准电压电路包括电阻Rl、R2和R3, PNP (Positive-Negative-Positive)双极型晶体管Ql和Q2，运算放大器OP以及基准电压输出端VBG。电阻R1、电阻R3和双极型晶体管Ql依次串联于基准电压输出端VBG与接地端GND之间；电阻R2和双极型晶体管Q2依次串联于基准电压输出端VBG与接地端GND之间:运算放大器OP的负相输入端与电阻Rl和电阻R3之间的连接节点VN相连，其正相输入端与电阻R2和双极型晶体管Q2之间的连接节点VP相连，其输出端与基准电压输出端VBG相连，其中，双极型晶体管Ql的基极与其集电极相连，双极型晶体管Q2的基极与其集电极相连，在电路稳定时，其输出端输出较准确的带隙基准电压VBG。图1中，双极型晶体管Ql的基极-发射极电压Vbel和双极型晶体管Q2的基极-发射极电压Vbe2都为负温度系数，两者之差Vbe2_Vbe I为正温度系数；由于运算放大器OP调整使得节点VP的电压等于节点VN的电压，因此，电阻R3上的电压降VR3 = Vbe2_Vbel ;因为电阻Rl的电流等于电阻R3的电流，所以，电阻Rl上的压降VRl = (Vbe2_Vbel).R1/R3，为正温度系数电压，其中，电阻Rl和R3采用相同类型电阻，其温度系数相同，从而使R1/R3不随温度变化。这样，带隙基准电压VBG = (Vbe2-Vbel).Rl/R3+Vbe2，通过设计合适的电阻Rl与电阻R3的比值R1/R3，就可以实现(Vbe2_Vbel)的正温度系数部分和Vbe2的负温度系数部分相互补偿，从而实现温度系数较小的带隙基准电压VBG。上述分析为理想情况，未考虑运算放大器OP的输入失调问题，即在实际大量生产中，由于运算放大器OP的内部器件在加工过程中存在不一致的现象，导致实际不同芯片间运算放大器OP的正相输入端与负相输入端的电压存在一定差异，该差异会影响带隙基准电压VBG的精度。因此，有必要提供一种改进的技术方案来克服上述问题。【
技术实现思路
】本专利技术的目的在于提供一种带隙基准电压电路，其可以提高其输出的带隙基准电压VBG的精度。为了解决上述问题，本专利技术提供一种带隙基准电压电路，其包括带隙基准电压产生单元、误差补偿单元、稳压电容和基准电压输出端。所述稳压电容的一端与基准电压输出端相连，另一端与接地端相连。所述带隙基准电压产生单元包括第一电阻、第二电阻和第三电阻， 第一双极型晶体管和第二双极型晶体管，以及运算放大器，第一电阻、第三电阻和第一双极型晶体管依次串联于所述运算放大器的输出端与接地端之间；第二电阻和第二双极型晶体管依次串联于所述运算放大器的输出端与接地端之间；运算放大器的第一输入端与第一电阻和第三电阻之间的连接节点相连，其第二输入端与第二电阻和第二双极型晶体管之间的连接节点相连；第一双极型晶体管的基极与其集电极相连，第二双极型晶体管的基极与其集电极相连。所述误差补偿单元包括η个开关/电容组合模块，每个开关/电容组合模块都包括第一开关、第二开关、第三开关、第四开关和补偿电容，第一开关、补偿电容和第四开关依次串联于运算放大器的第二输入端与第一输入端之间，第二开关的第一个连接端与第一开关和补偿电容之间的连接节点相连，第三开关的第一个连接端与第四开关和补偿电容之间的连接节点相连；第N开关/电容组合模块中的第二开关的第二个连接端与其相邻的第Ν+1开关/电容组合模块中的第三开关的第二个连接端相连，且第I开关/电容组合模块中的第三开关的第二连接端与所述运算放大器的输出端相连，第η开关/电容组合模块中的第二开关的第二连接端与所述基准电压输出端相连，N为该开关/电容组合模块的序列数，其中，I < N < η,且N和η都为自然数。进一步的，第一开关和第四开关的控制端都与第一时钟信号相连，第二开关和第三开关的控制端都与第二时钟信号相连，当第一时钟信号控制η个第一开关和η个第四开关导通时，第二时钟信号控制η个第二开关和η个第三开关关断；当第一时钟信号控制η个第一开关和η个第四开关关断时，第二时钟信号控制η个第二开关和η个第三开关导通。进一步的，所述第一时钟控制信号与第二时钟信号反向，所述第一输入端为负相输出端，所述第二输入端为正相输出端。进一步的，所述第一双极型晶体管和第二双极型晶体管为PNP双极型晶体管，第一双极型晶体管的射极与所述第三电阻的一端相连，其集电极与接地端相连；第二双极型晶体管的射极与所述第二电阻的一端相连，其集电极与接地端相连。进一步的，所述第一双极型晶体管和第二双极型晶体管为NPN双极型晶体管，第一双极型晶体管的集电极与所述第三电阻的一端相连，其射极与接地端相连；第二双极型晶体管的射极与所述第二电阻的一端相连，其集电极与接地端相连。进一步的，第一电阻和第三电阻为相同类型电阻，且温度系数相同。进一步的，VBG2= (Vbe2-Vbel).Rl/R3+Vbe2-(R1/R3+1).Vos+nVos,Vos = VP-VN，根据Vbe2的温度系数Kl，(Vbe2_Vbel)的温度系数K2，R1/R3以及Vos确定η的值，其中，Vbe2为第二双极型晶体管Q2的基极-发射极电压，Vbel为第一双极型晶体管Ql的基极-发射极电压，Rl为第一电阻的电阻值，R3为第三电阻的电阻值，Vos为所述运算放大器的输入失调电压，VP为运算放大器的正相输入端电压，VN为运算放大器的负相输入端电压，VBG2为所述基准电压输出端输出的电压值。进一步的，由K2.R1/R3+K1 = 0，求取 R1/R3，将求取的 R1/R3 代入-(R1/R3+1).Vos+nVos ^ O,求取 η。进一步的，所述η的取值为18。与现有技术相比，本专利技术中的带隙基准电压电路增设有误差补偿单元，该误差补偿单元基于运算放大器OP的两输入端之间的电压差值产生补偿电压，以补偿由于运算放大器OP的输入失调导致的误差，从而提高带隙基准电压电路输出的带隙基准电压VBG的精度。【【专利附图】【附图说明】】为了更清楚地说明本发本文档来自技高网...

【技术保护点】
一种带隙基准电压电路，其特征在于，其包括带隙基准电压产生单元、误差补偿单元、稳压电容和基准电压输出端，所述稳压电容的一端与基准电压输出端相连，另一端与接地端相连；所述带隙基准电压产生单元包括第一电阻、第二电阻和第三电阻，第一双极型晶体管和第二双极型晶体管，以及运算放大器，第一电阻、第三电阻和第一双极型晶体管依次串联于所述运算放大器的输出端与接地端之间；第二电阻和第二双极型晶体管依次串联于所述运算放大器的输出端与接地端之间；运算放大器的第一输入端与第一电阻和第三电阻之间的连接节点相连，其第二输入端与第二电阻和第二双极型晶体管之间的连接节点相连；第一双极型晶体管的基极与其集电极相连，第二双极型晶体管的基极与其集电极相连，所述误差补偿单元包括n个开关/电容组合模块，每个开关/电容组合模块都包括第一开关、第二开关、第三开关、第四开关和补偿电容，第一开关、补偿电容和第四开关依次串联于运算放大器的第二输入端与第一输入端之间，第二开关的第一个连接端与第一开关和补偿电容之间的连接节点相连，第三开关的第一个连接端与第四开关和补偿电容之间的连接节点相连；第N开关/电容组合模块中的第二开关的第二个连接端与其相邻的第N+1开关/电容组合模块中的第三开关的第二个连接端相连，且第1开关/电容组合模块中的第三开关的第二连接端与所述运算放大器的输出端相连，第n开关/电容组合模块中的第二开关的第二连接端与所述基准电压输出端相连，N为该开关/电容组合模块的序列数，其中，1≤N＜n，且N和n都为自然数。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：无锡中星微电子有限公司，
类型：发明
国别省市：江苏;32