恒压电路制造技术

本发明专利技术提供一种能兼顾稳定启动与低消耗功率的恒压电路。该恒压电路具备：利用双极型晶体管的带隙电压生成基准电压的第1基准电压产生部(2)；利用场效应晶体管生成基准电压的第2基准电压产生部(3)；参照第1基准电压产生部(2)的输出电压、或者第2基准电压产生部(3)的输出电压的任意一个而生成恒压的恒压生成部(4)；和对第1基准电压产生部(2)、第2基准电压产生部(3)以及恒压生成部(4)进行控制的控制部(5)；在启动初始期间，使第1基准电压产生部(2)与第2基准电压产生部(3)动作，在之后的动作期间，使第1基准电压产生部(2)停止。

【技术实现步骤摘要】

本专利技术涉及ー种生成稳定的电压的恒压电路。
技术介绍
以往，公知有使用了双极型晶体管的基准电压产生电路和使用了场效应晶体管的基准电压产生电路(例如參照专利文献I、专利文献2)。一般情况下，使用了双极型晶体管的基准电压产生电路具有能够实现恒定电压下的稳定启动、エ艺偏差的影响小的特征。另一方面，使用了场效应晶体管的基准电压产生电路具有消耗功率小的特征。专利文献I日本特开2010-49422号公报专利文献2日本特开2010-108419号公报根据上述的基准电压产生电路的特征，在需要迅速生成恒压的数字电路中，大多采用含有使用了双极型晶体管的基准电压产生电路的恒压电路。但是，由于该基准电压产生电路包含被基极电流(base current)驱动的双极型晶体管，所以存在恒压电路的消耗功率变大的问题。另ー方面，如果为了抑制消耗功率而采用使用了场效应晶体管的基准电压产生电路，则难以实现稳定的电压下的启动。这样，在以往的恒压电路中，难以兼顾稳定的电压下的启动与低消耗功率。
技术实现思路
本专利技术鉴于该点而提出，其目的在于，提供一种能够兼顾稳定启动与低消耗功率的恒压电路。本专利技术的恒压电路具备利用双极型晶体管的带隙电压生成基准电压的第I基准电压产生部；利用场效应晶体管生成基准电压的第2基准电压产生部；參照上述第I基准电压产生部的输出电压、或者上述第2基准电压产生部的输出电压的任意ー个而生成恒压的恒压生成部；和对上述第I基准电压产生部、上述第2基准电压产生部以及上述恒压生成部进行控制的控制部；在启动初始期间使上述第I基准电压产生部和上述第2基准电压产生部动作，在之后的动作期间使上述第I基准电压产生部停止。根据该构成，由于能够通过使用了恒压启动性出色的双极型晶体管的第I基准电压产生部使恒压电路启动，然后使第I基准电压产生部停止，通过使用了消耗功率低的场效应晶体管的第2基准电压产生部生成恒压，所以实现了可兼顾稳定启动和低消耗功率的恒压电路。在本专利技术的恒压电路中，上述控制部具有存储部，该存储部存储了在上述第2基准电压产生部的输出电压的修正中所使用的修正值，在上述启动初始期间，使用參照上述第I基准电压产生部的输出电压而生成的上述恒压生成部的输出电压来启动上述控制部，上述控制部读出上述存储部中存储的上述修正值，对上述第2基准电压产生部的输出电压进行修正，在之后的上述动作期间，上述恒压生成部參照上述第2基准电压产生部的输出电压来生成输出电压，使上述第I基准电压产生部停止。、根据该构成，由于能够不使用激光微调(laser trimming)、熔合微调(fusetrimming)等方法来抑制第2基准电压产生部中的エ艺偏差的影响,所以可以抑制恒压电路的制造成本。在本专利技术的恒压电路中，具备被赋予參照电压的外部电压输入端子、从来自上述恒压生成部的输出电压与上述參照电压中选择对上述控制部赋予的电压的开关、和构成为能够监控来自上述恒压生成部的输出电压的监控管脚，上述修正值以上述控制部被赋予上述參照电压时上述恒压生成部的输出电压成为规定值的方式被決定。在本专利技术的恒压电路中，上述存储部构成为能够改写。 在本专利技术的恒压电路中，上述第2基准电压产生部具有ニ极管接法的(日本语ダィォード接続された)2个场效应晶体管，并构成为因温度变化引起的一个场效应晶体管的特性变动的影响能够通过另ー个场效应晶体管抵消。在本专利技术的恒压电路中，上述第2基准电压产生部具备栅极相互连接的2个场效应晶体管、一端与上述栅极连接的第I电容器、和一端与上述第I电容器的另一端连接的第2电容器，并构成为通过向上述第2电容器的另一端赋予规定的电压，能够抑制上述栅极的急剧的电压变动。专利技术效果根据本专利技术，可以提供一种能兼顾稳定启动与低消耗功率的恒压电路。附图说明图I是表示本实施方式涉及的恒压电路的构成例的框图。图2是表示本实施方式涉及的使用了双极型晶体管的第I基准电压产生部的构成例的电路图。图3是表示本实施方式涉及的使用了场效应晶体管的第2基准电压产生部的构成例的电路图。图4是表示本实施方式涉及的第2基准电压产生部的输出电压与温度的关系的曲线图。图5是表示本实施方式涉及的恒压生成部的构成例的电路图。图6是本实施方式涉及的恒压电路的时序图。具体实施例方式以下，參照附图对本专利技术的一个实施方式涉及的恒压电路的构成进行说明。图I是表示本专利技术的一个实施方式涉及的恒压电路I的构成例的框图。本实施方式涉及的恒压电路I具有使用了双极型晶体管的第I基准电压产生部2、使用了场效应晶体管的第2基准电压产生部3、參照第I基准电压产生部2的输出电压或者第2基准电压产生部3的输出电压来生成恒压的恒压生成部4、和对第I基准电压产生部2、第2基准电压产生部3以及恒压生成部4进行控制的控制部5。而且，恒压电路I还具有在决定第2基准电压产生部3的修正值时被赋予来自外部的參照电压的外部电压输入端子6、用于在决定修正值时对控制部5赋予參照电压的开关7、和用于在决定修正值时对来自恒压生成部4的输出电压进行监控的监控管脚8。图2是表示恒压电路I中的第I基准电压产生部2的构成例的电路图。第I基准电压产生部2构成为能够根据双极型型晶体管的带隙电压生成第I基准电压VKEF1。第I基准电压产生部2包括NPN型双极型晶体管(以下称为NPN型BJT)201、202、电阻203 206、运算放大器207、N沟道型场效应晶体管(以下称为N型FET) 208、209。NPN型BJT202相当于8个NPN型BJT并联连接而成的元件。在第I基准电压产生部2中，通过相对于NPN型BJT201配置并列了 8个NPN型BJT的NPN型BJT202，在2个晶体管的VBE中产生差。由于运算放大器207的输入电压虚拟短路而相等，所以电阻205被施加与VBE之差相当的电压，电流流过，从而输出电压被保持为与带隙电压对应的第I基准电压VKEF1。这里，在NPN型BJT由硅构成的情况下，第I基准电压Vkefi约为I. 2V。 NPN型BJT201通过电阻203、206等连接在被赋予电源电压Vdd的端子Al与被赋予接地电压Vss(GND)的端子BI之间。另外，NPN型BJT202通过电阻204、205、206等连接在端子Al、端子BI之间。由于NPN型BJT201的集电极以及NPN型BJT202的集电极分别与运算放大器207的2个输入端连接，所以从运算放大器207的输出端输出与NPN型BJT201的集电极电压和NPN型BJT202的集电极电压的差量对应的电压。另外，由于运算放大器207的输出端与第I基准电压产生部2的输出端子Cl连接，并且与NPN型BJT201的基板、NPN型BJT202的基极连接，所以与运算放大器207的输出端连接的输出端子Cl的电压被保持为大致恒定的第I基准电压VKEF1。N型FET208与NPN型BJT201、202串联连接，构成为能够通过被施加给栅极的来自控制部5的反转选择信号SEL_N(使选择信号SEL反转后的信号)控制在端子Al-Bl间流动的电流。在反转选择信号SEL_N为高电压(以下称为高电平)的情况下，N型FET208导通，向NPN型BJT201、202流过电流。该情况下，第I基准电压产生部2启动。在反转选择信号SEL_N*低电压(以下称为低电平)的情本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：广部希世，齐藤润一，
申请(专利权)人：阿尔卑斯电气株式会社，
类型：发明
国别省市：