用于在无需使用外部存储器的情况下配置SOPC的系统和方法技术方案

本发明专利技术涉及用于在无需使用外部存储器的情况下配置SOPC的系统和方法。描述用于配置可编程芯片上系统(SOPC)的系统和技术。通过配置SOPC，在加电期间，利用电压输入而不是利用快闪存储器或其它非易失性存储器，该系统和技术可以节约成本和板上空间。

【技术实现步骤摘要】
用于在无需使用外部存储器的情况下配置SOPC的系统和方法相关申请的交叉引用本申请要求2011年5月9日提交的、指定HOOI等人作为专利技术人的、名称为“SYSTEMSANDMETHODSFORCONFIGURINGANSOPCWITHOUTANEEDTOUSEANEXTERNALMEMORY”的美国专利申请No.13/103,878的权益，通过参考将其整体引入于此并用于所有目的。
本公开总地涉及用于在无需使用外部存储器的情况下配置可编程芯片上系统(SOPC)的系统和技术。
技术介绍
可编程芯片上系统(SOPC)包括可以被编程为执行一个或更多逻辑功能的一个或更多集成电路。一种类型的SOPC可以使用现场可编程门阵列(FPGA)实现。FPGA可以包括逻辑块的阵列。这些逻辑块可以包括例如输入/输出块、随机访问存储器块(BRAM)、多路复用器、数字信号处理块(DSP)、处理器、时钟管理器、延迟锁定环(DLL)、多吉比特收发器(MGT)等。每个逻辑块通常包括可编程互连和可编程逻辑。可编程互连通常包括通过可编程互连点(PIP)互连的变化长度的大量互连线。可编程互连和可编程逻辑通常通过将配置数据流加载到内部配置存储器单元中来编程，该内部配置存储器单元定义如何配置逻辑块。配置数据可以从配置存储器中读取，该配置存储器诸如外部可编程只读存储器(PROM)或外部快闪存储器。然后，各个存储器单元的总体状态确定FPGA的功能。随着FPGA的尺寸和容量的增长，用于配置逻辑块的配置存储器的数量也在增加。该配置存储器可能是昂贵的，并且也可能需要其上实现SOPC的板上的额外空间。例如，快闪存储器可能是成本高的，并且也可能消耗大量的板面积。
技术实现思路
用于配置可编程芯片上系统(SOPC)的系统和技术可以减少在配置SOPC时对快闪存储器或任何这样的非易失性存储器的需要。该系统和技术通过提供一个或更多电压源而减少对于非易失性存储器的需要。代替从非易失性存储器获取配置数据，一个或更多电压源提供配置数据。作为结果，可以减少设计和实现快闪存储器或其它非易失性存储器的成本，并且可以获得印刷电路板(PCB)上的更多板上空间以用于其它器件。在一个方面中，描述了一种系统。该系统可以包括第一电压输入、第二电压输入和SOPC。该SOPC可以包括核芯和接口。在SOPC的加电期间，接口可以经由第一电压输入或第二电压输入来配置。因此，在加电期间经由第一电压输入或第二电压输入的配置可以减少在配置SOPC时对于快闪存储器或任何这样的非易失性存储器的需要。附图说明通过参照以下结合附图做出的描述，可以更好地理解该系统和技术，这些附图图示了本系统和技术的各种实施例。在附图中，具有相同或类似功能的结构元件由相同的参考标号标示。图1示出使用快闪存储器配置的示例性的可编程芯片上系统(SOPC)。图2示出SOPC的示例性部分以图示该系统的接口的配置。图3示出在无需使用外部存储器的情况下配置的示例性SOPC。图4示出图3的系统的示例性部分以图示在加电模式和配置模式期间图3的系统的配置。图5示出图3的系统的示例性部分以图示在用户模式期间图3的系统的配置。图6示出用于在各种模式期间配置图3的SOPC的示例性技术。图7示出用于实现图3的SOPC的示例性可编程逻辑器件(PLD)。图8示出用于设计和生成用于配置图3的SOPC的配置信息的示例性计算机系统。图9示出通过计算机系统执行的用于生成配置信息的示例性编译技术。具体实施方式注意，在附图中，具有相同或类似功能的结构元件由相同的参考标号标示。现在参照图1，系统100可以包括印刷电路板(PCB)102、主机104和链路106，该链路106为通信链路。快闪存储器108和SOPC110可以位于PCB102上。SOPC110可以包括控制块112、子SOPC114和接口116。子SOPC114可以包括输入/输出配置移位寄存器(IOCSR)的多个链120和可配置核芯118。核芯118可以包括一个或更多逻辑块。链120a或链120a的一部分为逻辑块的例子。接口116可以包括高速串行或并行接口，诸如收发器。作为另一例子，接口116可以包括IO焊盘。IO焊盘可以为三态缓冲器并且在其输出处可以具有IO管脚。接口116可以包括块122，该块122可以进一步包括一个或更多数据寄存器124。块122可以为部分可配置块。在各种实施例中，部分可配置块的并非所有参数都是预配置的，并且这些参数可以不在应用领域中实现部分可配置块时进行配置。应用领域的例子可以包括在蜂窝电话中、在雷达系统中或在视频游戏机中实现SOPC110。逻辑块的参数的例子包括逻辑块的数据宽度、从逻辑块发射数据的速度以及逻辑块接收数据的速度。主机104可以为计算机或处理器。主机104可以通过使用快速外围组件互连(PCI-e)标准、PCI标准、2.5吉比特标准、5吉比特标准或8吉比特标准来经由链路106与接口116通信。链路106的例子可以包括PCI-e链路、PCI链路、使用2.5吉比特标准、5吉比特标准或8吉比特标准进行通信的链路。控制块112可以为控制器，并且控制器可以包括有限状态机和一个或更多寄存器。快闪存储器108可以位于芯片外。例如，快闪存储器108可以位于与其中可以集成SOPC110的芯片的衬底分开的衬底上。在各种实施例中，在SOPC110的加电期间，控制块112可以经由链路126串行或并行地从快闪存储器108接收第一组IOCSR配置数据，并将第一组IOCSR配置数据发送给链120以配置链120的IOCSR。在利用第一组IOCSR配置数据配置IOCSR之后，控制块112可以经由链路126串行或并行地从快闪存储器108接收第一组接口配置数据，并且可以将第一组接口配置数据存储在一个或更多链120的IOCSR内。一个或更多链120的IOCSR可以将第一组接口配置数据从一个或更多链120中的一个IOCSR移位到另一IOCSR，以经由链路128向接口116提供第一组接口配置数据，从而配置接口116。在各种实施例中，在配置接口116之后，接口116可以经由链路106与主机104建立通信，可以经由链路106从主机104接收核芯配置数据，并且可以将核芯配置数据存储在一个或更多数据寄存器124中。控制块112可以从接口116的一个或更多数据寄存器124接收核芯配置数据，并且可以向核芯118发送核芯配置数据从而配置核芯118。在可以配置核芯118时，整个SOPC110可以进行配置。在各种备选实施例中，代替快闪存储器108，可以使用诸如可编程只读存储器(PROM)之类的其它非易失性存储器。在各种备选实施例中，快闪存储器108可以不位于PCB102上，而是可以位于其它PCB上。在各种实施例中，逻辑块122可以为完全可配置块。完全可配置块内的结构和完全可配置块的所有参数可以在领域内实现完全可配置块时进行配置。而且，在各种实施例中，除了图1所示的之外，SOPC110可以包括任何数目或任何类型的布局的链120。参照图2，系统200可以包括IOCSR的链120a(图1)的一部分。在一些实施例中，系统200可以包括多个触发器202和204，每个触发器可以为链120a(图1)的IOCSR的一部分的例子。系统200可本文档来自技高网...

【技术保护点】
一种系统，包括：第一电压输入；第二电压输入；以及可编程芯片上系统(SOPC)，包括核芯和接口，其中在所述SOPC的第一模式期间，所述接口经由所述第一电压输入或所述第二电压输入被配置。

【技术特征摘要】
2011.05.09 US 13/103,8781.一种用于配置的可编程芯片上系统的系统，包括：第一电压输入；第二电压输入；可编程芯片上系统，包括核芯和接口，其中在所述可编程芯片上系统的第一模式期间，所述接口经由所述第一电压输入或所述第二电压输入被配置；以及多个配置移位寄存器，其中在所述第一模式期间，所述接口被配置为经由链路而与主机通信，并且另外，其中在第二模式期间，所述可编程芯片上系统经由所述接口从所述主机接收第二组配置数据，并且其中所述可编程芯片上系统将所述多个配置移位寄存器配置为存储所述第二组配置数据。2.根据权利要求1所述的系统，其中在所述第一模式期间，所述接口被禁止基于存储在外部非易失性存储器中的第一组配置数据进行配置，其中所述第一电压输入包括直流电压输入，并且其中所述第二电压输入包括直流电压输入。3.根据权利要求1所述的系统，还包括：配置移位寄存器；以及多路复用器，被配置为基于用户模式比特的值来在所述第一电压输入的输出或所述配置移位寄存器的输出之间进行多路复用。4.根据权利要求2所述的系统，其中在所述第二模式期间，经由所述第一电压输入或所述第二电压输入来配置所述接口，并且配置所述核芯。5.根据权利要求4所述的系统，其中在第三模式期间，响应于所述核芯的配置和所述多个配置移位寄存器的配置，通过存储在所述多个配置移位寄存器中的所述第二组配置数据来配置所述接口。6.根据权利要求5所述的系统，其中在所述第三模式期间，所述接口被禁止通过所述第一组配置数据进行配置。7.根据权利要求1所述的系统，还包括将所述接口连接到主机的链路，其中所述接口被配置为将数据以每秒吉比特的速率传送给所述主机。8.根据权利要求1所述的系统，其中所述可编程芯片上系统包括现场可编程门阵列或专用集成电路。9.一种用于配置可编程芯片上系统的方法，包括：在第一模式期间，经由第一电压输入或第二电压输入配置可编程芯片上系统的接口；在所述可编程芯片上系统的多个配置移位寄存器中存储多个配置比特，其中所述存储多个配置比特是通过在第二模...

【专利技术属性】
技术研发人员：许伟杰，曹国兴，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：