用于命令处理的高性能路径制造技术

本发明专利技术提供降低性能敏感命令的处理延迟的固态存储系统的实施方式。这些性能敏感命令通常是读-写命令，其可被高性能路径传递到存储介质以优化对主机的响应性。该高性能路径可以被使能和禁能以防止与经由低性能路径处理的命令冲突。

【技术实现步骤摘要】

本公开涉及非易失性存储子系统，其包括但不限于闪存驱动器。更具体地，本公开涉及实现用于命令处理的高性能路径的系统和方法。
技术介绍
固态存储系统为读/写命令提供非常快速的存储器访问时间。因此，针对输入命令的处理延迟现在可能变成来自主机的可感知延迟的原因。典型的命令处理在单个点处解读全部可能的命令，这可能造成处理延迟。能够探测到读和写命令并迅速地将这些命令传递到存储介质的系统可以提高处理性能并且降低延迟。
技术实现思路
附图说明现在将参考以下附图描述体现本专利技术的各种特征的系统和方法，其中图I例示根据一个实施例连接到主机装置的非易失性存储系统的系统概览。图2例示根据一个实施例的非易失性存储系统的更详细系统概览。图3例示根据一个实施例的命令路径处理流程图。图4例示根据一个实施例用于命令路径使能的流程图。图5例示根据一个实施例用于确定进入高性能路径的合格性(eligiblity)的流程图。图6不出根据一个实施例的若干命令的处理。具体实施例方式虽然描述了本专利技术的某些实施例，但是这些实施例仅以示例方式展示，并不意欲限制本专利技术的范围。实际上，本文描述的新颖方法和系统可以通过多种其他形式体现。此夕卜，在不偏离本专利技术的精神的情况下，可以对本文中描述的方法和系统的形式做出各种省略、替代和变化。廳命令验证是在命令供驱动器使用之前要执行的关健任务。但是同时它消耗命令执行时间的主要部分，这可能使驱动器的性能退化。本专利技术的实施例帮助避免某些类型的命令验证，这降低了对发送到驱动器的命令的不利影响，并且在某些情况下将该不利影响仅局限到跟随需要验证的命令的后续命令上。目前，在某些类型的硬盘驱动器(HDD)固件中，对全部命令进行命令验证而不区分命令是性能敏感的还是非性能敏感的。较低的HDD IOPS可以允许固件提前校验这些命令，因为发送命令到磁盘的等待时间非常高并且这些校验可以并行执行。由于固态驱动器(SSD)具有非常高的IOPS要求，所以固件开销变得越来越显著。在磁盘技术使用的流式算法(streaming algorithm)中可能存在类似校验。然而，由于性能要求通常不是关健的，一些实现方式趋向于在下一请求可以被下发到HDD的介质组件之前履行命令验证。系统概沭本专利技术的实施例涉及当在非易失性存储系统中执行性能敏感的读/写命令时降低延迟的系统和方法。在一些实施例中，命令处理沿着高性能路径进行以加快处理合格(eligible)的高性能命令。在附加实施例中，高性能路径可以被禁能以处理低性能路径命令并且防止在低性能路径处理期间的冲突行为。如在本申请中使用的，“非易失性存储器”通常是指固态存储器诸如NAND闪存。然而，本公开的系统和方法可能在更常规的硬盘驱动器和包括固态和硬盘驱动器部件的混合驱动器中也是有用的。因此，当提到通常与固态驱动器相关联的某些内部操作如“磨损均衡”和“碎片收集”时，针对硬盘驱动器的类似操作也可以利用本公开的优点。固态存储器可以包括广泛的技术，诸如闪存集成电路、硫族化物RAM(C-RAM)、相变存储器(PC-RAM或PRAM)、可编程金属化单元RAM(PMC-RAM或PMCm)、双向统一存储器(OUM)、电阻RAM(RRAM)、 NAND存储器、NOR存储器、EEPR0M、铁电存储器(FeRAM)或其它离散NVM(非易失性存储器)芯片。如本领域已知的，固态存储器件可以物理上划分为位面、块、页和扇区。可以附加地或替换地使用其它形式的存储器(例如，电池备份易失性DRAM或SRAM器件、磁盘驱动器等)。现在参考图1，图I示出连接到主机装置110的非易失性存储系统100的实施例。主机装置110使用主机存储接口 111与非易失性存储系统100的装置接口 101通信。主机存储接口 111可以使用任何已知的通信协议诸如SATA、SCSI、SAS、SCSI、USB、火线信道等与装置接口通信。优选地，该通信协议允许使用带标签命令，从而多个读或写命令可以在存储系统上同时等待处理。带标签命令可以包括带标签命令队列和原生命令队列标签。然后装置接口 101接收的命令被传递到命令处理器102。命令处理器102评估所接收的命令并且确定将该命令提交到高性能路径103还是低性能路径104。高性能路径103被用于将命令快速转发到非易失性介质阵列107。高性能路径103被用于性能敏感命令，诸如驱动器读或写命令。低性能路径104能够处理任何驱动器命令，但是相应地可能不能像高性能路径103那样快地进行这些命令的处理。例如，不具有性能要求的某些命令可以被发送到低性能路径。在各个实施例中，低性能路径包含在命令供驱动器使用之前需要对命令执行的命令验证校验，以及根据需要使命令适于使用所必需的错误处理固件。例如，针对影响发送到驱动器的后续命令的行为的命令，例如ATA安全命令、ATA功率管理命令等，执行命令验证。为了快速交付读和写命令，高性能路径103包括预分配的缓冲器105，其可以被用于确保存在足够的缓冲器空间而没有与从存储器分配缓冲器相关联的延迟。一般地，根据可被存储系统接收的可能的带标签命令的数量，高性能路径103应包括一定数量的预分配的缓冲器。例如，针对使用具有最多32个带标签命令的SATA接口的系统，高性能路径103包括32个预分配的缓冲器105，以使得能够无延迟地交付整个范围的带标签的命令。在一些实施例中，预分配的缓冲器被后续命令重复使用。例如，特定缓冲器可以由使用特定标签的命令一直使用(例如，缓冲器15可以总是为带标签15的命令服务)。一旦在高性能路径103上接收到命令，高性能路径103接着将命令转发到介质访问管理器106。低性能路径104能够接受全部驱动命令，包括访问存储器阵列的命令。因此，低性能路径104还可以将这些介质访问命令转发到介质访问管理器106。介质访问管理器106在非易失性存储器阵列107上执行介质访问命令。在固态存储器阵列系统中，对非易失性存储器阵列107的存储器访问可以非常快。因此，系统的其它部件的处理延迟可能导致从主机角度来看的可感知的延迟，因为存储器访问不再是限制因素。为合格的存储器访问命令指定高性能路径加快了存储器访问命令并且降低了归因于控制器的任何延迟。命令处理器102、高性能路径103、低性能路径104和介质访问管理器106可以在单个处理器的程序中实现，可以在多个处理器上展开，或者可以在硬件中实现。现在参考图2，其示出根据一个实施例的命令处理路径的更详细的系统概览。主机命令代理器(agent) 201从标准装置接口诸如SATA或者SAS连接等接收来自主机系统的命令。主机命令代理器201可以确定从主机接收的命令是被高性能路径还是低性能路径处理。该确定将在下面结合图3到图6进一步描述。主机命令代理器201通过将低性能路径命令传递到主机BIOS 202来对其进行处理，主机BIOS 202包括用于存储关于该命令的数据的缓冲器。主机BIOS 202向主机驱动器接口 203提供数据，主机驱动器接口 203收集并安排命令以便与命令解释器207通信。如果主机命令代理器201具有高性能路径命令，则 命令代理器201可以将该命令传递到主机BIOS 204以便沿着高性能路径处理。如图所示，高性能路径上的主机BIOS 204将该命令直接传递到介质本文档来自技高网...

【技术保护点】
一种非易失性存储器存储系统，其包括：非易失性存储阵列；至主机系统的接口，所述接口被配置成从所述主机系统接收命令；以及处理器，其被配置成处理所述命令，所述处理器包括：高性能路径，其包括预分配的存储器缓冲器并且能够提交对所述存储阵列的多个并行命令访问，所述高性能路径被配置成降低命令处理延迟，以及低性能路径，其能够提交对所述存储阵列的多个连续命令访问，其中所述处理器被配置成确定所述命令是否适于用所述高性能路径处理。

【技术特征摘要】
2011.05.02 US 13/099,3161.一种非易失性存储器存储系统，其包括 非易失性存储阵列； 至主机系统的接ロ，所述接ロ被配置成从所述主机系统接收命令；以及 处理器，其被配置成处理所述命令，所述处理器包括 高性能路径，其包括预分配的存储器缓冲器并且能够提交对所述存储阵列的多个并行命令访问，所述高性能路径被配置成降低命令处理延迟，以及 低性能路径，其能够提交对所述存储阵列的多个连续命令访问， 其中所述处理器被配置成确定所述命令是否适于用所述高性能路径处理。2.根据权利要求I所述的非易失性存储器存储系统，其中在单个时间所述高性能路径和所述低性能路径中仅ー个在处理命令。3.根据权利要求I所述的非易失性存储器存储系统，其中确定所述命令是否适于用所述高性能路径处理是基于命令类型、命令大小和命令优先级标签中的至少ー个。4.根据权利要求2所述的非易失性存储器存储系统，其中指定小于或等于256个数据扇区并具有高性能命令标签的读或写命令被确定为适于用所述高性能路径处理。5.根据权利要求I所述的非易失性存储器存储系统，其中所述非易失性介质阵列包括固态存储器。6.根据权利要求2所述的非易失性存储器存储系统，其中所述低性能路径还能够处理系统命令、安全命令和功率管理命令中的至少ー个。7.根据权利要求I所述的非易失性存储器存储系统，其中所述命令是包括命令队列标签和性能位的STAT或SAS命令。8.根据权利要求I所述的非易失性存储器存储系统，其中所述高性能路径能够响应于所述命令而...

【专利技术属性】
技术研发人员：C·M·古达，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：