用于命令处理的高性能路径制造技术
【技术实现步骤摘要】
本公开涉及非易失性存储子系统，其包括但不限于闪存驱动器。更具体地，本公开涉及实现用于命令处理的高性能路径的系统和方法。
技术介绍
固态存储系统为读/写命令提供非常快速的存储器访问时间。因此，针对输入命令的处理延迟现在可能变成来自主机的可感知延迟的原因。典型的命令处理在单个点处解读全部可能的命令，这可能造成处理延迟。能够探测到读和写命令并迅速地将这些命令传递到存储介质的系统可以提高处理性能并且降低延迟。
技术实现思路
附图说明现在将参考以下附图描述体现本专利技术的各种特征的系统和方法，其中图I例示根据一个实施例连接到主机装置的非易失性存储系统的系统概览。图2例示根据一个实施例的非易失性存储系统的更详细系统概览。图3例示根据一个实施例的命令路径处理流程图。图4例示根据一个实施例用于命令路径使能的流程图。图5例示根据一个实施例用于确定进入高性能路径的合格性(eligiblity)的流程图。图6不出根据一个实施例的若干命令的处理。具体实施例方式虽然描述了本专利技术的某些实施例，但是这些实施例仅以示例方式展示，并不意欲限制本专利技术的范围。实际上，本文描述的新颖方法和系统可...
【技术保护点】
一种非易失性存储器存储系统，其包括：非易失性存储阵列；至主机系统的接口，所述接口被配置成从所述主机系统接收命令；以及处理器，其被配置成处理所述命令，所述处理器包括：高性能路径，其包括预分配的存储器缓冲器并且能够提交对所述存储阵列的多个并行命令访问，所述高性能路径被配置成降低命令处理延迟，以及低性能路径，其能够提交对所述存储阵列的多个连续命令访问，其中所述处理器被配置成确定所述命令是否适于用所述高性能路径处理。
【技术特征摘要】
2011.05.02 US 13/099,3161.一种非易失性存储器存储系统，其包括 非易失性存储阵列； 至主机系统的接ロ，所述接ロ被配置成从所述主机系统接收命令；以及 处理器，其被配置成处理所述命令，所述处理器包括 高性能路径，其包括预分配的存储器缓冲器并且能够提交对所述存储阵列的多个并行命令访问，所述高性能路径被配置成降低命令处理延迟，以及 低性能路径，其能够提交对所述存储阵列的多个连续命令访问， 其中所述处理器被配置成确定所述命令是否适于用所述高性能路径处理。2.根据权利要求I所述的非易失性存储器存储系统，其中在单个时间所述高性能路径和所述低性能路径中仅ー个在处理命令。3.根据权利要求I所述的非易失性存储器存储系统，其中确定所述命令是否适于用所述高性能路径处理是基于命令类型、命令大小和命令优先级标签中的至少ー个。4.根据权利要求2所述的非易失性存储器存储系统，其中指定小于或等于256个数据扇区并具有高性能命令标签的读或写命令被确定为适于用所述高性能路径处理。5.根据权利要求I所述的非易失性存储器存储系统，其中所述非易失性介质阵列包括固态存储器。6.根据权利要求2所述的非易失性存储器存储系统，其中所述低性能路径还能够处理系统命令、安全命令和功率管理命令中的至少ー个。7.根据权利要求I所述的非易失性存储器存储系统，其中所述命令是包括命令队列标签和性能位的STAT或SAS命令。8.根据权利要求I所述的非易失性存储器存储系统，其中所述高性能路径能够响应于所述命令而...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。