存储器配置装置以及方法制造方法及图纸

存储器配置装置以及方法。该存储器配置装置，适用于在集合关联式快取存储器中配置项目，包括：阵列，该阵列根据来自第一功能单元的第一配置请求提供第一ＰＬＲＵ向量。第一ＰＬＲＵ向量从快取存储器的集合指定第一项目，该集合由第一配置请求所指定。第一ＰＬＲＵ向量是包括多层的位树。反转逻辑单元接收第一ＰＬＲＵ向量并反转多个既定位并根据自第二功能单元的第二配置请求以产生第二ＰＬＲＵ向量，而第二配置请求和第一配置请求同时产生，并指定快取存储器的相同集合，而相同集合由第一配置请求所指定。第二ＰＬＲＵ向量指定第二项目，该第二项目有别于来自相同集合的第一项目。既定位包括多层位树的一既定层的所有位。

【技术实现步骤摘要】

本专利技术涉及快取存储器的领域，特别涉及快取存储器的项目的配置。
技术介绍
当一单元(unit)(例如载入单元(load unit)或存储单元(store unit))，在集 合关联式(set-associative)快取(cache)中未命中(miss)时，它从上述快取中选择的 集合的其中一路(way)，配置(allocate) —项目(entry)。上述快取配置由一向量指定的 路，该向量指定一取代方案(!^placement scheme)，而该向量通常是一虚拟最近最少使用 (pseudo-least recently used，PLRU，以下皆简称PLRU)向量。上述快取须更新该PLRU向 量，否则下一次快取执行配置时，将会配置到相同的路。有时候，两单元(例如载入单元和 存储单元)在该快取中皆未命中，且同时初始化配置。在此情形下有三个问题必须解决。首 先，必须确定相同的路未被配置给两个单元，否则一个单元会踢掉(kick out)另一个刚配 置的单元，这对执行效果不好。第二，为了避免降低执行效能，最好将PLRU向量更新至不会 很快被配置的路。第三，必须以较快的逻辑解决前两个问题以避免产生时序的问题(timing problem)。
技术实现思路
在一方面，本专利技术提供一装置，用于在集合关联式的一快取存储器中配置项目。该 装置包括一阵列，根据来自第一功能单元(functional units)的第一配置请求以提供一 第一 PLRU向量。该第一 PLRU向量从快取存储器的一集合中，指定一第一项目，该集合由 第一配置请求所指定。该第一 PLRU向量是包括多层的一位树。该装置也包括一反转逻辑 (toggling logic)单元，该反转逻辑用以接收上述第一 PLRU向量，并根据来自第二功能单 元的第二配置请求反转既定位以产生一第二 PLRU向量，而该第二配置请求和上述第一配 置请求同时产生，并指定由上述第一配置请求指定的相同快取存储器集合。上述既定位包 括上述位树的多层中的一既定层的所有位。在另一方面，本专利技术提供一方法，适用于在集合关联式的一快取存储器中配置项 目。该方法包括根据一第一功能单元请求配置来自上述快取存储器集合的一项目，从该快 取存储器的一阵列提供第一 PLRU向量。该第一 PLRU向量是包括多层的一位树。该方法也 包括根据一第二功能单元同时请求配置来自上述快取存储器相同集合的一项目，反转第 一 PLRU向量的既定位以产生第二 PLRU向量。上述既定位包括上述位树的多层中的一既定 层的所有位。附图说明图1为说明一微处理器的方块图；图2为说明图1微处理器的数据快取的方块图；图3为说明图2操作数据快取的流程图；以及4图4、图5是根据图3的流程图，说明图2操作数据快取的示例。主要元件符号说明100 微处理器；106 指令快取；108 指令解码器；134 寄存器别名表；136 保留站；138 执行单元；152 重排序缓冲器；162 寄存器集；172 载入单元；174 存储单元；182 存储器子系统186 数据快取；202 PLRU 阵列；204 输入索引；206 反相器；208 新PLRU产生器；212 第一向量；214 第二向量；216 新 PLRU 向量；222 PLRU 向量。具体实施例方式在此所述的快取存储器的实施例，将目前的PLRU向量所指定的路，配置给二功能 单元(例如载入单元和存储单元)的第一个功能单元。该实施例也切换(toggle)在PLRU 树(tree)低阶(low level)的向量位，并将切换向量(toggled vector)所指定的路，配置 给二功能单元的第二个功能单元。该实施例也根据上述的切换向量，产生新的PLRU向量， 该切换向量为快速且可扩展到一包括大量路的设计。如图1所示，图1说明一微处理器100的方块图。该微处理器100包括指 令快取(instruction cache) 102、指令解码器(instruction decoder) 108、寄存器别 名表(register alias table，RAT) 134、保留站(reservation stations) 136、寄存器 集(register set) 162、重排序缓冲器(recorder buffer，ROB) 152、以及多个执行单元 (execution units) 138。执行单元 138 包括一存储器子系统(memorysubsystem) 182，该 存储器子系统又包括一载入单元172和一存储单元174，分别用来从存储器载入数据，和 存储数据到存储器。特别是，载入单元172和存储单元174存取微处理器100的数据快取 (data cache) 186。有利的是，数据快取186利用一快而有效率的PLRU方案，以解决冲突尝 试(conflictingattempt)，该冲突尝试因由载入单元172和存储单元174欲配置一快取项 目于相同的集合(set)，将会在以下作详细讨论。参阅图2，图2说明图1所示的微处理器100的数据快取186的方块图。该数据快 取186包括一 PLRU阵列202，该PLRU阵列202又包括一 PLRU向量222的阵列。在一实施 例中，PLRU阵列202可被纳入数据快取186的标签阵列(tag array)(未图示)，该标签阵 列存储地址标签(address tag)且/或快取线(cache line)情况(例如=MESI状态)信 息。该数据快取186也包括一数据阵列(data array)(未图示)，存储实际的快取线数据。 各标签阵列和数据阵列是集合关联式的(set-associative)。也就是说，上述的标签阵列和 数据阵列各有多条路，这是快取存储器设计的
中为人熟知的。当PLRU阵列202被存取时，输入索引(index) 204选择上述PLRU向量222的其中 之一，该输入索引204包括由操作(例如载入或存储)存取数据快取186所指定的存储器 地址(memory address)的较低位(lower bits)。在对相同集合同时载入和存储的操作中， 发生快取中未命中且要配置一项目于数据快取186的情形下，该输入索引204的值是相同 的。该PLRU阵列202，在输出端输出所选择的PLRU向量222给两操作的第一个(第一操 作)。数据快取186也包括一组反相器(inverter) 206，反相器206接收PLRU阵列202 输出的第一向量212，并反转(反相)(invert)第一向量212的一部分位，以产生第二向 量214，提供给两操作的第二者(第二操作)。该反转的位是第一向量212在PLRU树的 同一层级(level)中的所有位(如图4与图5所示)。不同的层级选择对于PLRU取代 方案(!^placement scheme)产生不同的影响，设计者可选择特定层级以获取需要的特性 (characteristics)。在一实施例中，第一向量212提供给载入单元172，而第二向量214提 供给存储单元174。即使图2只有图示单一输入索引204，要注意的是，载入单元172和存储单元174 有各自的输入索引204，以及比较器(comparator)(未图示)本文档来自技高网...

【技术保护点】
一种存储器配置装置，适用于在集合关联式的一快取存储器中配置项目，包括：一阵列，用以根据来自一第一功能单元的一第一配置请求提供一第一ＰＬＲＵ向量，其中上述第一ＰＬＲＵ向量指定来自上述快取存储器的一集合的一第一项目，上述集合由上述第一配置请求所指定，其中上述第一ＰＬＲＵ向量是包括多层的一位树；以及一反转逻辑单元，用以接收上述第一ＰＬＲＵ向量，并反转多个既定位以根据来自一第二功能单元的一第二配置请求产生一第二ＰＬＲＵ向量，而上述第二配置请求和上述第一配置请求同时产生，并指定上述快取存储器的相同集合，而上述相同集合由上述第一配置请求所指定，其中上述既定位包括上述位树的多层中的一既定层的所有位。

【技术特征摘要】
US 2009-8-26 61/236,951;US 2010-7-6 12/830,588一种存储器配置装置，适用于在集合关联式的一快取存储器中配置项目，包括一阵列，用以根据来自一第一功能单元的一第一配置请求提供一第一PLRU向量，其中上述第一PLRU向量指定来自上述快取存储器的一集合的一第一项目，上述集合由上述第一配置请求所指定，其中上述第一PLRU向量是包括多层的一位树；以及一反转逻辑单元，用以接收上述第一PLRU向量，并反转多个既定位以根据来自一第二功能单元的一第二配置请求产生一第二PLRU向量，而上述第二配置请求和上述第一配置请求同时产生，并指定上述快取存储器的相同集合，而上述相同集合由上述第一配置请求所指定，其中上述既定位包括上述位树的多层中的一既定层的所有位。2.如权利要求1所述的存储器配置装置，其中上述第一PLRU向量指定上述集合的一第 一项目，其中上述第二 PLRU向量指定上述集合的一第二项目，上述第二项目有别于上述第 一项目。3.如权利要求1所述的存储器配置装置，其中上述位树的多层中的上述既定层为上述 位树的其中一层。4.如权利要求1所述的存储器配置装置，其中上述快取存储器是8路集合关联式，其中 上述位树包括三层，其中上述位树的多层中的上述既定层是上述位树的一第二层。5.如权利要求1所述的存储器配置装置，其中上述快取存储器是16路集合关联式，其 中上述位树包括四层，其中上述位树的多层中的上述既定层是上述位树的一第二层。6.如权利要求1所述的存储器配置装置，其中上述快取存储器是16路集合关联式，其 中上述位树包括四层，其中上述位树的多层中的上述既定层是上述位树的一第三层。...

【专利技术属性】
技术研发人员：柯林艾迪，罗德尼E虎克，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]