USB全速设备数据信号同步电路制造技术

本发明专利技术公开了一种USB全速设备数据信号同步电路。用高频时钟对K状态和SE0状态指示信号进行同步，同步逻辑使用两级D锁存器消除数据信号亚稳态问题，再使用一个D锁存器和一个二输入与门消除SE0状态指示信号上由毛刺被高频时钟误采样而导致的错误脉冲信号。同步和清除错误脉冲后，再组合产生USB总线数据信号内部逻辑所使用的K状态、J状态和SE0状态指示信号。本发明专利技术能使符合USB全速协议的USB设备的异步数据信号被同步而且保证了同步后信号的正确性。

【技术实现步骤摘要】
USB全速设备数据信号同步电路
本专利技术涉及PC(个人电脑)的接口领域，特别是涉及一种USB全速设备数据信号同步电路。
技术介绍
USB(通用串行总线UniversalSerialBUS)接口是1994年底由英特尔、康柏、IBM、Microsoft等多家公司联合提出的，是一个用于规范电脑与外部设备的连接和通讯的外部总线标准。从1994年发表了USB初始版本以后，USB接口已经成为目前电脑中的标准扩展接口。USB接口传输速度快，全速设备12Mbps(12兆位每秒)，低速设备1.5Mbps；使用方便，支持设备的即插即用和热插拔；另外，还具有连接灵活，独立供电等优点。USB接口可以连接鼠标、键盘、打印机、扫描仪、摄像头、闪存盘、MP3机、手机、数码相机、移动硬盘、外置光软驱、USB网卡、ADSLModem、CableModem等几乎所有的外部设备。USB全速设备采用四线的接口，除了两根电源线和地线以外，只有两根数据信号线用于USB总线数据的传输。因此整个USB系统采用的是异步的传输方式，没有时钟信号的传输。这就要求在使用USB总线数据时，要先将其同步到芯片内部的工作时钟域中。同时，由于USB全速设备的两根数据信号线上的时序不一致，在同步USB总线数据信号时，会使得同步后的信号有所失真，从而插入一些错误脉冲信号。为此，在同步逻辑后，还要加入去除错误脉冲信号的电路。
技术实现思路
本专利技术要解决的技术问题是提供一种USB全速设备数据信号同步电路，能够同步USB全速设备的总线数据信号而且保证总线数据信号的正确性。为解决上述技术问题，本专利技术的USB全速设备数据信号同步电路，包括：SE0状态指示信号同步电路，包括依次串接的第一D锁存器、第二D锁存器和第三D锁存器，所述三个D锁存器的时钟输入端输入芯片工作时钟域的同步时钟信号，第二D锁存器和第三D锁存器的数据输出端分别与一个二输入与门的输入端相连接，同步前的SE0状态指示信号输入至第一D锁存器的数据输入端，二输入与门的输出端输出同步后的SE0状态指示信号；K状态或J状态指示信号同步电路，包括依次串接的第四D锁存器、第五D锁存器和第六D锁存器，所述三个D锁存器的时钟输入端输入芯片工作时钟域的同步时钟信号，同步前的K状态或J状态指示信号输入至第四D锁存器的数据输入端，第六D锁存器的数据输出端输出同步后的K状态或J状态指示信号。采用本专利技术的同步电路，能够消除USB总线数据信号的亚稳态问题，过滤掉错误脉冲信号；保证K状态指示信号或J状态指示信号，与SE0状态指示信号时序一致；因此，本专利技术既能够使符合USB全速协议的USB设备的异步数据信号被同步，又能够保证同步后的USB总线数据信号的正确性。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是USB全速设备传输的总线数据信号波形图；图2是SE0状态指示信号同步电路原理图；图3是K状态指示信号同步电路原理图。具体实施方式USB全速设备的两根数据信号线用于传输四个总线数据信号，如图1所示，D+和D-的值为10表示J状态，01表示K状态，00表示SE0状态，11表示SE1状态。其中，J状态表示的是数据1，K状态表示的是数据0；而SE0状态表示的是一个USB数据包的结束信号，SE1状态是一个无效状态，并且不允许在USB数据传输中使用。USB全速设备在传输一个USB数据包时，总是由K状态开始，并不断的发送K状态表示数据0或者J状态表示数据1的比特流，一直到数据信号结束，发送SE0状态表示当前USB数据包结束。因此，在本专利技术的实施例中只同步K状态和SE0状态指示信号，同步后，如果总线数据信号状态不在K状态和SE0状态，那就可以认为是处于J状态。SE0状态指示信号同步电路如图2所示，由三个D锁存器和一个二输入与门构成，D锁存器D1和D锁存器D2用于同步SE0状态指示信号，两级D锁存器的串接锁存保证了信号不会有亚稳态问题。但是，由于传输USB数据包时，数据信号一直是K状态或者是J状态，并且USB全速设备的两根数据信号线D+和D-的时序不是完全一致，信号翻转的时间不可能保持在同一时间，这样在同步前的SE0状态指示信号上肯定有毛刺存在，这个毛刺输入到同步电路后，有可能会被D锁存器D1和D锁存器D2采样，从而产生一个错误脉冲信号。同步电路中的D锁存器D3和二输入与门AND1就是用于清除这个错误脉冲信号，从电路上看，只有在D锁存器D2和D3的输出都为1的情况下，最终的SE0状态指示信号才为1。这样的电路保证了在D锁存器D2的输出上，只有大于一个同步时钟CLK周期的SE0状态指示信号才能被认为是真正有效的SE0状态指示信号，从而过滤了由毛刺导致的错误脉冲信号。参见图3所示，由于K状态指示信号上不会有毛刺出现，K状态指示信号同步电路由三个D锁存器构成，D锁存器D4和D5用于同步K状态指示信号并清除信号上的亚稳态问题，同时D锁存器D6用于保证同步后，K状态指示信号和SE0状态指示信号的时序一致。从以上的分析可以看到，由于要去除错误脉冲信号，同步电路会过滤掉一个同步时钟周期的信号宽度；带来的问题是，即使对于正常的SE0状态指示信号，在经过同步电路的处理后，也会比原始的数据信号宽度小。这个减小的宽度，在同步电路的一个同步时钟CLK周期左右。因此所述同步电路要求同步时钟CLK的频率要在数据信号频率的四倍以上，这样同步后SE0状态指示信号只会丢失一个总线数据信号位宽的四分之一，因此保证了同步电路能够正常采样K状态和SE0状态指示信号，也能保证经过整个同步电路后数据信号不严重失真。所述同步时钟CLK，为高频时钟，即芯片工作时钟域。经过同步电路后，得到了在芯片工作时钟域的SE0状态指示信号和K状态指示信号，而当SE0状态和K状态指示信号都为零的情况下，此时J状态指示信号为“1”。这样，芯片内部电路所需要的在内部芯片工作时钟域的所有USB总线数据信号的状态就产生了。以上通过具体实施方式对本专利技术进行了详细的说明，但在具体实施的时候，本领域技术人员可以在本专利技术的原理下做适当的调整和变化，比如同步电路同步时钟的频率，D锁存器的数目，同步K状态还是同步J状态等等。这些调整也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种USB全速设备数据信号同步电路，其特征在于，包括：SE0状态指示信号同步电路，包括依次串接的第一D锁存器、第二D锁存器和第三D锁存器，所述三个D锁存器的时钟输入端输入芯片工作时钟域的同步时钟信号，第二D锁存器和第三D锁存器的数据输出端分别与一个二输入与门的输入端相连接，同步前的SE0状态指示信号输入至第一D锁存器的数据输入端，二输入与门的输出端输出同步后的SE0状态指示信号；K状态或J状态指示信号同步电路，包括依次串接的第四D锁存器、第五D锁存器和第六D锁存器，所述三个D锁存器的时钟输入端输入芯片工作时钟域的同步时钟信号，同步前的K状态或J状态指示信号输入至第四D锁存器的数据输入端，第六D锁存器的数据输出端输出同步后的K状态或J状态指示信号。

【技术特征摘要】
1.一种USB全速设备数据信号同步电路，其特征在于，包括：SE0状态指示信号同步电路，包括依次串接的第一D锁存器、第二D锁存器和第三D锁存器，所述三个D锁存器的时钟输入端输入芯片工作时钟域的同步时钟信号，第二D锁存器和第三D锁存器的数据输出端分别与一个二输入与门的输入端相连接，同步前的SE0状态指示信号输入至第一D锁存器的数据输入端，二输入与门的输出端输出同步后的SE0状态指示信号；K状态或J状态指示信号同步电路，包括依次串接的第四D锁存器、第五D锁存器和...

【专利技术属性】
技术研发人员：叶国平，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：