半导体器件制造方法技术

一种半导体器件制造方法，包括：在衬底上形成伪栅极和绝缘材料层，该伪栅极嵌在该绝缘材料层中；去除该伪栅极，从而在该绝缘材料层中形成开口；以该绝缘材料层为掩模，通过该开口向该衬底中注入碳离子或锗离子。根据上述方法，避免了由于多次使用与沟道区对应的掩模而导致的对准问题。

【技术实现步骤摘要】

本专利技术涉及半导体技术，特别涉及。
技术介绍
随着半导体技术的不断发展，MOSFET特征尺寸不断缩小，载流子迁移率降低的问题引起了业内的极大关注，并且已提出了若干种增强载流子迁移率的方案。其中一些方案是通过在MOSFET的沟道区中施加应力来实现增强载流子迁移率的目的的。 如果对MOS器件的沟道区施加应力，使其产生应变，则可以影响其载流子迁移率。具体说来，NMOS器件是电子导电的，因此晶格间距越大，晶格散射的作用就越小，电子迁移率就越大，驱动电流就越大，因此希望对沟道施加拉伸应力使得晶格变大；而PMOS器件则正好相反，晶格越小，空穴迁移率越大，所以希望对沟道施加压缩应力。锗原子半径比硅原子半径大，如果用锗原子替代硅衬底中的部分硅原子，形成硅锗晶体，则会产生压缩应力。碳原子半径比硅原子半径小，如果用碳原子替代硅衬底中的部分硅原子，形成碳化硅晶体，则会产生拉伸应力。Jiang, Hong 和 Elliman, R. G.的论文“Electrical Properties of GeSiSurface-and Buried-Channel p-MOSFET’ s Fabricated by Ge Implantation, IEEETRANSACTIONS ON ELECTRON DEVICES, VOL. 43, NO. I, JANUARY 1996，PAGE 97-103”，描述了通过Ge离子注入形成PM0SFET的GeSi的沟道区的电特性。图3是该论文中示出其GeSi沟道区形成方法的附图(在此删除了图中的注释性文字)。下面参考图3描述该论文所给出的GeSi沟道区形成方法。首先，在(100)晶面的n-Si衬底上形成0. 8iim厚的5102层。在该SiO2层中形成开口，以露出衬底表面要形成沟道区的部分。通过该开口向衬底中注入Ge离子，形成GexSih沟道区，参见图3的(a)部分。然后，去除SiO2层的部分，并在GexSih沟道区上方形成光致抗蚀剂图案，注入B离子以形成源区和漏区。接下来，去除光刻胶，向沟道区中注入B离子，参见图3的(b)部分。接下来，通过PECVD沉积0. 6 ii m厚的SiO2层，并在衬底背侧掺杂As离子，参见图3的(c)部分。接下来，将沟道区上方的SiO2层减薄，参见图3的(d)部分。接下来，形成到源区和漏区的接触孔，沉积铝并进行蚀刻，形成分别到源区、漏区和栅极的接触件。在上述方法中，需要先后至少三次用到与沟道区对应的掩模一次用于形成(a)部分所示开口 ；一次用于形成(b)部分所示光致抗蚀剂图案；一次用于如(d)部分所示减薄沟道区上方的SiO2层。而这三次用到的掩模图案就存在难以对准的问题。因此，需要一种简便的方法来形成具有应变沟道区的半导体器件。
技术实现思路
根据本专利技术的一个方面，提供了一种制造半导体器件的方法，包括形成包括伪栅极和绝缘材料层的衬底，伪栅极嵌在绝缘材料层中；去除伪栅极，从而在绝缘材料层中形成开口 ；以绝缘材料层为掩模，通过开口向衬底中注入碳离子或锗离子。对于该半导体器件中要形成NMOS器件的部分，通过该开口向该衬底中注入碳离子。而对于该半导体器件中要形成PMOS器件的部分，通过该开口向该衬底中注入锗离子。在一个实施例中，该伪栅极与衬底之间可以形成有伪栅极氧化物层，碳离子或锗离子是通过伪栅极氧化物层注入衬底的。。 其中，在注入锗离子的情况下，注入能量可以是10_30keV，离子注入剂量可以是0. 5 X IO1W至6. OX IO16CnT2 ;在注入碳离子的情况下，可以采用C7Hx执行该注入，注入能量可以是2-5keV，离子注入剂量可以是0. 5 X 1014cm_2至I. 2X 1014cm_2。在另一个实施例中，该伪栅极下形成有伪栅极氧化物层，该方法还可以包括在去除该伪栅极之后，注入碳离子或锗离子之前，去除该伪栅极氧化物层。其中，在注入锗离子的情况下，注入能量可以是2_20keV，离子注入剂量可以是0.5 X IO1W至6. OX IO16CnT2 ;在注入碳离子的情况下，可以采用C7Hx执行该注入，注入能量可以是l_2keV，离子注入剂量可以是0. 3 X 1014cm_2至I. 0 X 1014cm_2。对于该半导体器件中要形成NMOS器件的部分，还可以通过该开口向该衬底中注入P型杂质尚子。该p型杂质离子可以是铟，注入能量可以是5_14keV，离子注入剂量可以是5 X IO13CnT2 至 IXlO14Cnr2对于该半导体器件中要形成PMOS器件的部分，还可以通过该开口向该衬底中注入n型杂质尚子。该n型杂质离子可以是锑，注入能量可以是5_14keV，离子注入剂量可以是5 X IO13Cm 2 至 I X IO14Cm 2。可选地，还可以包括通过该开口向该衬底中注入氙，注入能量可以是5_20keV，离子注入剂量可以是IX IO13cnT2至IX 1014CnT2。在一个实施例中，在注入碳离子或锗离子之后还可以执行退火。优选地，可以采用长脉冲闪光灯退火工艺执行该退火。优选地，可以在800-1200°C的温度下，采用2ms-8ms的脉冲执行该长脉冲闪光灯退火工艺。优选地，该伪栅极下形成有伪栅极氧化物层，该长脉冲闪光灯退火工艺所使用的光的波长处于该伪栅极氧化物层的吸收波谱中。 优选地，在执行退火之后可以进一步执行氧化。在另一个实施例中，在注入碳离子或锗离子之后还可以执行氧化。在该伪栅极下形成有伪栅极氧化物层的情况下，优选地，在执行氧化之前可以去除该伪栅极氧化物层。优选地，可以采用700-850°C下持续0. 5-2分钟的快速热氧化工艺执行该氧化。优选地，可以进一步去除该开口中的氧化物，然后沉积高介电常数材料和金属栅极材料，以形成金属栅极。优选地，在沉积高介电常数材料之前还可以执行表面处理以减小表面粗糙度。该表面处理可以是在氢气环境中低于850°C的温度下进行退火而执行的。或者，该表面处理也可以是在HCl蒸气环境中低于650°C的温度下进行退火而执行的。优选地，形成包括伪栅极和绝缘材料层的衬底的步骤包括制备衬底；在衬底上形成氧化物层和伪栅极；以伪栅极为掩模，在衬底上执行注入以在伪栅极两侧形成轻掺杂区；在伪栅极的两侧侧壁上形成侧壁间隔件；以侧壁间隔件为掩模执行注入以在栅极两侧分别形成源区和漏区；在衬底上沉积绝缘材料以覆盖衬底和伪栅极；进行化学机械抛光，使绝缘材料的上表面与伪栅极的上表面齐平。根据本专利技术的制造方法，可以避免由于多次使用与沟道区对应的掩模而导致的对 准问题。附图说明附图示出了本专利技术的实施例，并与文字描述一起用于说明本专利技术的原理。要注意的是，在附图中，为了便于描述，各个部分的尺寸并不是按照实际的比例关系绘制的。图1A-1E分别以截面图的形式示出了本专利技术制造半导体器件的方法的最佳实施方式的各个步骤；图2A-2D分别以截面图的形式示出了形成图IA所示结构一种示例性方法的各个步骤；图3是现有技术文献中示出其GeSi沟道区形成方法的附图。具体实施例方式下面参考附图说明本专利技术制造半导体器件的方法。当前，具有HKMG(高介电常数绝缘层+金属栅极)结构的晶体管的制造工艺分为以IBM为代表的先栅极工艺流派和以Intel为代表的后栅极工艺流派。在后栅极工艺中，在去本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：形成包括伪栅极和绝缘材料层的衬底，所述伪栅极嵌在所述绝缘材料层中；去除所述伪栅极，从而在所述绝缘材料层中形成开口；以所述绝缘材料层为掩模，通过所述开口向所述衬底中注入碳离子或锗离子。

【技术特征摘要】
1.一种制造半导体器件的方法，包括 形成包括伪栅极和绝缘材料层的衬底，所述伪栅极嵌在所述绝缘材料层中； 去除所述伪栅极，从而在所述绝缘材料层中形成开ロ ； 以所述绝缘材料层为掩模，通过所述开ロ向所述衬底中注入碳离子或锗离子。2.如权利要求I所述的方法，其中所述伪栅极与所述衬底之间形成有伪栅极氧化物层，其特征在于所述碳离子或锗离子是通过所述伪栅极氧化物层注入所述衬底的，并且其中 在注入锗离子的情况下，注入能量是10-30keV，离子注入剂量是0. 5X IO16CnT2至6. 0 X IO16Cm 2 ； 在注入碳离子的情况下，采用C7Hx执行所述注入，注入能量是2-5keV，离子注入剂量是0. 5 X IO14Cm 2 至 I. 2 X IO14Cm 2。3.如权利要求I所述的方法，其中所述伪栅极与所述衬底之间形成有伪栅极氧化物层，该方法还包括 在去除所述伪栅极之后，注入碳离子或锗离子之前，去除所述伪栅极氧化物层，其中，在注入锗离子的情况下，注入能量是2-20keV，离子注入剂量是0. 5X IO16CnT2至6. 0 X IO16Cm 2 ； 在注入碳离子的情况下，采用C7Hx执行所述注入，注入能量是l_2keV，离子注入剂量是0. 3 X IO14Cm 2 至 I. OX IO14Cm 2。4.如权利要求I所述的方法，其中， 对于所述半导体器件中要形成PMOS器件的部分，通过所述开ロ向所述衬底中注入锗离子。5.如权利要求4所述的方法，还包括 对于所述半导体器件中要形成PMOS器件的部分，通过所述开ロ向所述衬底中注入n型杂质尚子， 其中，所述n型杂质离子是锑，注入能量是5-14keV，离子注入剂量是5X 1013cm_2至I X IO14Cm 2O6.如权利要求I所述的方法，其中， 对于所述半导体器件中要形成NMOS器件的部分，通过所述开ロ向所述衬底中注入碳离子。7.如权利要求6所述的方法，还包括 对于所述半导体器件中要形成NMOS器件的部分，通过所述开ロ向所述衬底中注入p型杂质尚子， 其中，所述P型杂质离子是铟，注入能量是5-14keV，离子注...

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：