半导体元件及其制造方法技术

本发明专利技术公开一种半导体元件及其制造方法。在基板上形成栅极。在栅极上方或下方形成源极与漏极。形成第一绝缘层，以覆盖源极与漏极。在源极与漏极之间形成半导体层。图案化第一绝缘层，以至少覆盖漏极。在图案化第一绝缘层上形成第二绝缘层。对第二绝缘层进行蚀刻制作工艺，以形成暴露出图案化第一绝缘层且位于漏极上方的第二开口，其中第二绝缘层/图案化第一绝缘层的蚀刻选择比大于1。经由第二开口，对图案化第一绝缘层进行湿式蚀刻制作工艺，以形成与第二开口连通且暴露出漏极的第一开口。形成经由第一开口及第二开口与漏极电连接的像素电极。

【技术实现步骤摘要】

本专利技术涉及一种元件及其制造方法，且特别是涉及一种。
技术介绍
由于有机薄膜晶体管(organic thin-film transistor, 0TFT)具轻薄、可挠性(flexibility)、制作工艺温度低等优点与特性，因此已广泛地应用于液晶显示器、有机发光显示器、电泳显示器等装置中。 在有机薄膜晶体管制作技术中，为了兼顾良好的电荷注入能力与成本考量，通常会以银来制作源极及漏极，且于覆盖源极与漏极的保护层中形成暴露源极及漏极的接触窗。然而，目前用以形成接触窗的蚀刻气体通常含有诸如氧、硫、氟或氯等可能使银被氧化的组份，导致源极及漏极的特性受到影响。
技术实现思路
本专利技术的目的在于提供一种半导体元件，其具有良好的元件特性。本专利技术另一目的在于提供一种半导体元件的制造方法，使得半导体元件具有良好的元件特性。为达上述目的，本专利技术提出一种半导体元件，其包括基板、栅极、源极与漏极、半导体层、图案化第一绝缘层、第二绝缘层以及像素电极。栅极配置于基板上。源极与漏极配置于栅极上方或栅极下方。半导体层位于栅极以及源极与漏极之间。图案化第一绝缘层配置于漏极上且具有暴露出漏极的第一开口。第二绝缘层覆盖源极、漏极以及图案化第一绝缘层，且具有第二开口，第二开口与第一开口连通且暴露出漏极。像素电极配置于第一开口与第二开口中，以电连接漏极。本专利技术提出一种半导体元件的制造方法。在基板上形成栅极。在栅极上方或下方形成源极与漏极。在基板上形成第一绝缘层，以覆盖源极与漏极。形成半导体层，位于栅极以及源极与漏极之间。图案化第一绝缘层，以形成图案化第一绝缘层，图案化第一绝缘层至少覆盖漏极。于图案化第一绝缘层上形成第二绝缘层，第二绝缘层覆盖图案化第一绝缘层、半导体层、源极以及漏极。对第二绝缘层进行蚀刻制作工艺，以形成第二开口，第二开口暴露出图案化第一绝缘层且位于漏极上方，其中第二绝缘层相对图案化第一绝缘层(第二绝缘层/图案化第一绝缘层)的蚀刻选择比大于I。经由第二开口，对图案化第一绝缘层进行湿式蚀刻制作工艺，以形成与第二开口连通的第一开口，其中第一开口暴露出漏极。形成像素电极，像素电极经由第一开口及第二开口与漏极电连接。基于上述，在本专利技术的半导体元件中，漏极上依序配置有图案化第一绝缘层与第二绝缘层，以及图案化第一绝缘层与第二绝缘层中分别具有暴露出漏极的第一开口与第二开口。在本专利技术的半导体元件的制造方法中，先以蚀刻制作工艺于第二绝缘层中形成第二开口，再以湿式蚀刻制作工艺于图案化第一绝缘层中形成第一开口。如此一来，在形成第二开口时，图案化第一绝缘层能保护漏极免于受到蚀刻制作工艺的破坏。因此，半导体元件具有良好的元件特性。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图IA至图IH是本专利技术一实施例的半导体元件的制造方法的流程剖面示意图；图2是本专利技术一实施例的半导体元件的剖面示意图；图3A至图3H是本专利技术一实施例的半导体元件的制造方法的流程剖面示意图。主要元件符号说明100、100a、IOOb :半导体元件102 :基板110:栅极112、140、142、142a、150 :绝缘层114、144、152 :开口120 :源极122 :漏极130 :半导体层160 :涂布层162:像素电极EP :蚀刻制作工艺WEP :湿式蚀刻制作工艺具体实施例方式图IA至图IH是根据本专利技术一实施例的半导体元件的制造方法的流程剖面示意图。请参照图1A，首先，在基板102上形成栅极110。在本实施例中，基板102例如是玻璃基板、石英基板、硅晶片等硬质基板或是类似塑胶基板或金属薄膜等可挠式基板。栅极110例如是单层或多层堆叠的导电材料，导电材料可以选自由铜(Cu)、钥(Mo)、钛(Ti)、铝(Al)、钨(W)、银(Ag)、金(Au)及其合金所组成的族群中的至少一者。栅极110可通过形成导体层以及对导体层进行光刻及蚀刻制作工艺来图案化导体层而制作。形成导体层的方法可以是沉积制作工艺、溅镀制作工艺或其他制作工艺。接着，在栅极110上方形成第三绝缘层112。第三绝缘层112例如是闸绝缘层。第三绝缘层112的材质例如是二氧化硅、氮化硅或是氮氧化硅等介电材料，其形成方法例如是涂布法或化学气相沉积法。请参照图1B，然后，在栅极110上方形成源极120与漏极122。在本实施例中，源极120与漏极122的材料例如是包括银、银、铝、铜、镁或上述的合金，其中上述金属在其合金材料中例如是占总量的50%以上。源极120与漏极122的形成方法例如是包括沉积制作工艺与图案化制作工艺。其中，沉积制作工艺可以是物理气相沉积制作工艺、化学气相沉积制作工艺或其他合适的沉积制作工艺。、接着，形成半导体层130，位于栅极110以及源极120与漏极122之间。半导体层130的材料例如是聚噻吩(polythiophens)、聚苯胺(polyanilines)、聚乙块(polyacetylenes) > 聚噻吩乙块(poly (thienylene vinylene) s) > 聚(对苯乙块)(poly (phenylene vinvlene) s)、五苯(pentacece)、铜酞菁(copper phthalocyanine)等有机半导体材料，或上述的组合，亦或其他适合的半导体材料。半导体层130的形成方法例如是包括涂布制作工艺与图案化制作工艺。请参照图1C，而后，在基板102上形成第一绝缘层140，以覆盖源极120与漏极122。第一绝缘层140的材料例如是包括氟系材料，其可以是全部氟化材料(fullyfluorinated material)或部分氟化材料(partially fluorinated material)。氟系材料例如是乙烯四氟乙烯共聚物(ethylene-tetraf luoroethylene, ETFE)、氟化乙烯丙烯共聚物(fluorinated ethylene propylene, FEP)、聚偏二氟乙烯共聚物(poly (vinylidene fluoride), PVDF)、聚氟乙烯共聚物(polyvinyl fluoride, PVF)、乙烯-氯代三氟乙烯共聚物(ethylene chlorotrif luoroethylene, ECTFE)、聚四氟乙烯(polytetraf luoroethylene, PTFE)、过氟烧氧基化物(PFA, perf luoro (alkoxy alkane))或 其他氟系材料。第一绝缘层140的形成方法例如是涂布法。第一绝缘层140的厚度例如是介于IOnm至3um。请参照图1D，接着，图案化第一绝缘层140，以形成图案化第一绝缘层142，图案化第一绝缘层142至少覆盖漏极122。对第一绝缘层140进行图案化的方法例如是湿式蚀刻制作工艺，诸如使用乙基九氟丁基醚(ethyl nonafluorobutyl ether)等氟系溶剂。在本实施例中，图案化第一绝缘层142例如是覆盖漏极122但未覆盖半导体层130。然后，在图案化第一绝缘层142上形成第二绝缘层150，第二绝缘层150覆盖图案化第一绝缘层142、半导体层130、源极120以及漏极122。第二绝缘层150的材料例如是包括有本文档来自技高网...

【技术保护点】
一种半导体元件，包括：基板；栅极，配置于该基板上；源极与一漏极，配置于该栅极上方或该栅极下方；半导体层，位于该栅极以及该源极与该漏极之间；图案化第一绝缘层，配置于该漏极上且具有暴露出该漏极的一第一开口；第二绝缘层，覆盖该源极、该漏极以及该图案化第一绝缘层，且具有一第二开口，该第二开口与该第一开口连通且暴露出该漏极；以及像素电极，配置于该第一开口与该第二开口中，以电连接该漏极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：梁育馨，林暐翔，朱书纬，萧祥志，刘景洋，刘思呈，黄志杰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：