【技术实现步骤摘要】
本专利技术涉及一种像素阵列。
技术介绍
1、为降低采购栅极驱动芯片的成本，可将栅极驱动电路、多工器及像素阵列整合制作于显示面板的同一基板上。一般而言，栅极驱动电路及多工器多集中设置在显示面板的边框区，但此举却造成边框宽度无法进一步缩减。因此，可将栅极驱动电路及多工器中用以输出栅极开启信号的信号线及栅极驱动晶体管周期性地分散于显示面板的像素区中。其中，栅极驱动晶体管的尺寸对显示面板的像素充电率具有关键性的影响。为提高像素充电率，可将栅极驱动晶体管的尺寸加大。然而，在增加栅极驱动晶体管的尺寸以提升充电率的同时，确使得开口率大幅下降。
技术实现思路
1、本专利技术提供一种像素阵列，充电效果佳。
2、本专利技术的像素阵列包括多条数据线、多条扫描线、多个像素、多条信号线、多条栅极线及多个栅极驱动晶体管。多条数据线在第一方向上排列。多条扫描线在第二方向上排列，其中第一方向与第二方向交错。每一像素包括在第一方向上排列的多个子像素。每一子像素包括像素晶体管及像素电极，像素晶体管具有第一端、第二...
【技术保护点】
1.一种像素阵列，包括：
2.如权利要求1所述的像素阵列，其中该第一信号线与该第三信号线在同一时间点具有相同的信号。
3.如权利要求1所述的像素阵列，其中在该像素阵列的俯视图中，该第三信号线部分地重叠于第n1+m1行及第n2列的该像素的该子像素的该像素电极。
4.如权利要求3所述的像素阵列，其中第n1+m1行及第n2列的该像素的该子像素的该像素电极具有一主干部及由该主干部向外延伸的多个分支部，该第三信号线重叠于该主干部且不重叠于至少部分的该些分支部。
5.如权利要求1所述的像素阵列，其中在该像素阵列的俯视图中，该第三栅极...
【技术特征摘要】
1.一种像素阵列，包括：
2.如权利要求1所述的像素阵列，其中该第一信号线与该第三信号线在同一时间点具有相同的信号。
3.如权利要求1所述的像素阵列，其中在该像素阵列的俯视图中，该第三信号线部分地重叠于第n1+m1行及第n2列的该像素的该子像素的该像素电极。
4.如权利要求3所述的像素阵列，其中第n1+m1行及第n2列的该像素的该子像素的该像素电极具有一主干部及由该主干部向外延伸的多个分支部，该第三信号线重叠于该主干部且不重叠于至少部分的该些分支部。
5.如权利要求1所述的像素阵列，其中在该像素阵列的俯视图中，该第三栅极驱动晶体管和第n1+m1行及第n2列的该像素的该子像素的该像素晶体管位于该第二信号线和与第n1+m1行及第n2列的该像素的该子像素的该像素晶体管的该第一端电性连接的该数据线之间，且该第三栅极驱动晶体管和第n1+m1行及第n2列的该像素的该子像素的该像素晶体管分别位于...
【专利技术属性】
技术研发人员：卢冠宇，吴佳蓉，余悌魁，徐雅玲，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。