一种带隙基准电压产生电路制造技术

一种带隙基准电压产生电路，包括：偏置电路，在外界电源的作用下产生偏置电流；核心电路，连接上述偏置电路，在所述偏置电流的作用下产生输出电压，所述核心电路包括第一译码器和第一修调电路，所述第一译码器根据第一预设值进行译码得到第一修调控制信号，所述第一修调控制信号控制第一修调电路对输出电压进行修调；第二译码器，根据第二预设值进行译码得到第二修调控制信号；第二修调电路，根据第二修调控制信号对基准电压进行修调。第一译码器和第二译码器根据第一预设值和第二预设值分别进行译码，译码输出的第一修调控制信号和第二修调控制信号分别对输出电压和基准电压进行修调，通过该二级修调可以得到电压绝对值较稳定的基准电压。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及数模混合集成电路，具体涉及一种带隙基准电压产生电路。
技术介绍
精确的基准电压源在A/D、D/A、比较器、电源管理芯片以及其他模拟电路中是十分重要的。对于基准电压源，要求其能克服工艺、电源、温度以及负载变化而保持稳定，并能在标准工艺下制造。带隙基准电压源因具有低温度系数、高电源抑制比、低基准电压以及长期稳定性并与主流CMOS工艺相兼容等优点而得到广泛采用。设计精密基准电压的主要难点在于如何降低基准电压值的偏差和温度系数。在不采用修正技术的前提下，这两项指标一般在4% (对于1.2V的基准，相当于士 50 mV)和 1 OOppm/°C 左右。由于工艺波动以及运算放大器引入失调电压的影响，实际制造出来的带隙基准参考电压通常具有较大的温度系数，同时参考电压的绝对值也波动较大，为此通常需要后续校准步骤。在以往设计中，通过采用纯模拟工艺或其它特殊工艺来抑制由工艺引起的波动， 并且采用激光修调或其它修调方法对输出参考电压进行校准。另外，为了减小失调电压带来的影响，采用斩波、自调零等技术消除运放失调电压，或通过增大功耗以及芯片面积来降低失调电压。无论采用上述哪种方法，都需要提高成本、增加电路复杂性或者是牺牲电路其它性能，并且具有一定的局限性。因此，如何利用较低的工艺成本、结构简单的电路设计出温度系数较低和参考电压绝对值稳定的带隙基准电压源，成为目前该领域技术人员迫切需要解决的问题。
技术实现思路
本技术为解决现有中带隙基准电压绝对值不稳定的问题，从而提供了一种绝对值稳定的带隙基准电压产生电路。为解决上述技术问题，本技术提供如下技术方案一种带隙基准电压产生电路，包括偏置电路，在外界电源的作用下产生偏置电流；核心电路，连接上述偏置电路，在所述偏置电流的作用下产生输出电压，所述核心电路包括第一译码器和第一修调电路，所述第一译码器根据第一预设值进行译码得到第一修调控制信号，所述第一修调控制信号控制第一修调电路对输出电压进行修调；第二译码器，根据第二预设值进行译码得到第二修调控制信号；第二修调电路，根据第二修调控制信号对基准电压进行修调。优选地，所述第二修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第二修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，其中一个总开关连接电阻串联后的首尾端，其他开关的一端分别连接串联电阻之间的节点，另一端均连接所述总开关的一端。优选地，所述第二修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第二修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，复数个开关均与相应的电阻并联。优选地，所述第一修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第一修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，其中一个总开关连接电阻串联后的首尾端，其他开关的一端分别连接串联电阻之间的节点，另一端均连接所述总开关的一端。优选地，所述第一修调电路包括复数个电阻和与电阻一一对应的复数个开关，所述第一修调控制信号控制复数个开关的导通和断开；所述复数个电阻串联，复数个开关均与相应的电阻并联。进一步地，所述核心电路还包括集成运算放大器、第一 PMOS管、第二 PMOS管、第三 PMOS管、第一晶体管、第二晶体管、第三晶体管、第一电阻；集成运算放大器的偏置端连接偏置电路的输出端；所述第一 PMOS管的源极、第二 PMOS管的源极和第三PMOS管的源极均连接电源，第一 PMOS管的栅极、第二 PMOS管的栅极和第三PMOS管的栅极均连接在一起并与集成运算放大器的输出端连接；第一晶体管的栅极和集电极、第二晶体管的栅极和集电极以及第三晶体管的栅极和集电极均与地信号连接，第一晶体管的发射极与第一 PMOS管的漏极均与集成运算放大器的第一输入端连接，第二晶体管的发射极通过第一电阻与集成运算放大器的第二输入端连接，集成运算放大器的第二输入端连接第二 PMOS管的漏极；第三晶体管的发射极通过第一修调电路与第三PMOS管的漏极连接；第一译码器根据第一预设值进行译码得到第一修调控制信号；第一修调电路，根据第一修调控制信号对第三PMOS 管漏极的输出电压进行修调。进一步地，上述第一输入端为负输入端，第二输入端为正输入端。优选地，带隙基准电压产生电路还包括第二放大器和第二电阻，所述第二放大器的第一输入端连接所述核心电路的输出电压，第二放大器的输出端依次通过第二修调电路和第二电阻连接后与地信号连接，第二放大器的第二输入端连接第二修调电路和第二电阻的节点。优选地，上述第一输入端为正输入端，第二输入端为负输入端。优选地，带隙基准电压产生电路还包括第三放大器、第四放大器、第二电阻、第三电阻和第四电阻，所述第三放大器的第一输入端连接所述核心电路的输出电压，第三放大器的第二输入端连接输出端，第三放大器的输出端通过第三电阻和第四电阻串联后连接到地信号；所述第四放大器的第一输入端连接第三电阻和第四电阻串联的节点，第四放大器的输出端依次通过第二修调电路和第二电阻连接后与地信号连接，第四放大器的第二输入端连接第二修调电路和第二电阻的节点。优选地，上述第一输入端为正输入端，第二输入端为负输入端。与现有技术相比，本技术具有如下有益效果本技术提供的一种带隙基准电压产生电路，第一译码器和第二译码器根据第一预设值和第二预设值分别进行译码， 译码输出的第一修调控制信号和第二修调控制信号分别对输出电压和基准电压进行修调， 通过该二级修调可以得到电压绝对值较稳定的基准电压。附图说明图1是本专利技术实施例带隙基准电压产生电路原理框图。图2是本专利技术实施例核心电路原理框图。图3是本专利技术第二实施例带隙基准电压产生电路简化原理框图。图4是本专利技术第三实施例带隙基准电压产生电路简化原理框图。图5是本专利技术第一实施例第一修调电路或第二修调电路原理图。图6是本专利技术第二实施例第一修调电路或第二修调电路原理图。图7是本专利技术实施例带隙基准电压输出波形图。具体实施方式为了使本技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。图1是本专利技术实施例带隙基准电压产生电路原理框图；公开了一种带隙基准电压产生电路，包括偏置电路1，在外界电源的作用下产生偏置电流；核心电路2，连接上述偏置电路1，在所述偏置电流的作用下产生输出电压，所述核心电路2包括第一译码器22和第一修调电路23，所述第一译码器22根据第一预设值进行译码得到第一修调控制信号，所述第一修调控制信号控制第一修调电路23对输出电压进行修调；第二译码器4，根据第二预设值进行译码得到第二修调控制信号；第二修调电路5，根据第二修调控制信号对基准电压进行修调。第一译码器22和第二译码器4根据第一预设值和第二预设值分别进行译码， 译码输出的第一修调控制信号和第二修调控制信号分别对输出电压和基准电压进行修调， 通过该二级修调可以得到电压绝对值较稳定的基准电压。图2是本专利技术实施例核心电路原理框图；该核心电路2包括集成运算放大器U1、 第一 PMOS管Ml、第二 PMOS管M2、第三PMOS管M3、第一晶体管Ql、第二晶体管Q2、第三晶体管Q本文档来自技高网...

【技术保护点】
１．一种带隙基准电压产生电路，其特征在于，包括：偏置电路，在外界电源的作用下产生偏置电流；核心电路，连接上述偏置电路，在所述偏置电流的作用下产生输出电压，所述核心电路包括第一译码器和第一修调电路，所述第一译码器根据第一预设值进行译码得到第一修调控制信号，所述第一修调控制信号控制第一修调电路对输出电压进行修调；第二译码器，根据第二预设值进行译码得到第二修调控制信号；第二修调电路，根据第二修调控制信号对基准电压进行修调。

【技术特征摘要】

【专利技术属性】
技术研发人员：梁思文，刘成军，
申请(专利权)人：比亚迪股份有限公司，
类型：实用新型
国别省市：94