宽输出范围的转换系统技术方案

本发明专利技术公开了一种宽输出范围的转换系统，以接收一输入信号，其中，该输入信号具有第一位准电压及一第二位准电压，该转换系统将该输入信号转换成具有一第三位准电压及一第四位准电压的输出信号，当中，该第一位准电压值小于该第二位准电压值，该第二位准电压值小于该第三位准电压值，该第四位准电压值小于该第一位准电压值。该转换系统由六个晶体管组成，以降低晶体管的使用数量并降低电路面积，并进而将低功率消耗。

【技术实现步骤摘要】

本专利技术涉及电压 位准转换技术，特别涉及一种宽输出范围的转换系统。
技术介绍
电压位准转换电路通常是用来将低压的控制信号转换为高压的控制信号，例如 应用在液晶显示器时，通常需要将数字控制信号由0伏特 3. 3伏特的电压转换成-15伏特 20伏特的电压，以驱动薄膜晶体管，故需要通过电压位准转换电路来进行电压位准移转。图1为现有电压位准转换电路100的结构示意图，其主要包含两个电压位准转换器110，120。第一电压位准转换器110先将输入信号VIN的位准由VPP VSS转换至VPP VGL,当中，VPP约为3. 3伏特，VSS约为0伏特，VGL约为-15伏特。亦即，第一电压位准转换器110先维持VPP位准不变，而将输入信号VIN的电压负向转换至VGL位准。第二电压位准转换器120则将第一电压位准转换器110输出的信号VOUTl的位准由VPP VGL转换至VGH VGL，当中，VGH约为20伏特。亦即，第二电压位准转换器120 维持VGL位准不变，而将信号VOUTl的电压正向转换至由VGH位准。图2为现有另一电压位准转换电路200的结构示意图，其与图1的差别在于，其先将输入信号VIN的位准由VPP VSS转换至VGH VSS，再由位准VGH VSS转换至位准 VGH VGL。由图1及图2可知，一般电压位准转换电路100至少需要八颗晶体管。图3为现有电压位准转换电路100运用的结构示意图，电压位准转换电路100在实际应用时，由于需驱动下一级，故会加入一 PMOS晶体管MPO及一 NMOS晶体管MNO作为输出缓冲级以驱动输出负载。当输入VIN转态时，PMOS晶体管MPO及NMOS晶体管MNO会有同时导通的情况，此时VGHO到VGLO会有冲击电流(Rush Current)的情况，为避免此情况发生，需加入PMOS晶体管MPS/NM0S晶体管MNW和PMOS晶体管MPW/NM0S晶体管MNS这两组反向器(INVERTER)。其中，晶体管MPS的宽长比(W/L)较大，而晶体管MNW的宽长比较小， 晶体管MPW的宽长比较小，而晶体管丽S的宽长比较大。当输入电压VIN由VSS位准转变为VPP位准时，电压VOP和电压VON会同时下降， 因晶体管丽S的宽长比较大，电压VON下降较快，则晶体管MNO会先关闭。而晶体管MNW的宽长比较小，电压VOP下降较慢，则晶体管MPO会后开启，最后使输出电压VOUT拉高至VGHO 位准，因此，不会发生晶体管MPO及晶体管MNO同时导通的情况。由图1及图3可知，一个常用的电压位准转换电路加上两组反向器，约需十二颗晶体管，不但占用许多面积，同时亦增加许多功率消耗。因此，现有电压位准转换电路的技术仍有改善的空间。
技术实现思路
本专利技术的目的主要在于提供一种宽输出范围的转换系统，以降低晶体管的使用数量并降低电路面积，从而获得最佳的功率消耗。依据本专利技术的一特色，本专利技术提出一种宽输出范围的转换系统，该宽输出范围的转换系统包含一第一 NMOS晶体管、一第一 PMOS晶体管、一第二 PMOS晶体管、一第二 NMOS 晶体管、一第三PMOS晶体管、及一第三NMOS晶体管。第一 NMOS晶体管的栅极连接一输入端以接收一输入信号，其源极连接至一第一位准电压(VSS)，其中，该输入信号具有第一位准电压(VSS)及一第二位准电压(VPP)。第一 PMOS晶体管的栅极连接该输入端以接收该输入信号，其源极连接至第二位准电压(VPP)。第二 PMOS晶体管，其漏极连接至第一 NMOS 晶体管的漏极，其源极连接至一第三位准电压(VGH)。第二 NMOS晶体管的漏极连接至第一 PMOS晶体管的漏极，其源极连接至一第四位准电压(VGL)。第三PMOS晶体管的栅极连接至第二 PMOS晶体管的漏极，其源极连接至第三位准电压(VGH)，其漏极连接至第二 PMOS晶体管的栅极。第三NMOS晶体管的栅极连接至第二 NMOS晶体管的漏极，其源极连接至第四位准电压(VGL)，其漏极连接至第二 NMOS晶体管的栅极，并连接至第三PMOS晶体管的漏极以作为一输出端。依据本专利技术的另一特色，本专利技术提出一种宽输出范围的转换系统，该宽输出范围的转换系统包含一第一 NMOS晶体管、一第一 PMOS晶体管、一第二 PMOS晶体管、一第二 NMOS 晶体管、一第三PMOS晶体管、一阻抗电路、及一第三NMOS晶体管。第一 NMOS晶体管的栅极连接一输入端以接收一输入信号，其源极连接至一第一位准电压(VSS)，其中，该输入信号具有第一位准电压(VSS)及一第二位准电压(VPP)。第一 PMOS晶体管的栅极连接该输入端以接收该输入信号，其源极连接至第二位准电压(VPP)。第二 PMOS晶体管的漏极连接至第一NMOS晶体管的漏极，其源极连接至一第三位准电压(VGH)。第二 NMOS晶体管的漏极连接至第一 PMOS晶体管的漏极，其源极连接至一第四位准电压(VGL)。第三PMOS晶体管的栅极连接至第二 PMOS晶体管的漏极，其源极连接至第三位准电压(VGH)，其漏极连接至第二NMOS晶体管的栅极。该阻抗电路的一端连接至第三PMOS晶体管的漏极。第三NMOS晶体管的栅极连接至第二 NMOS晶体管的漏极，其源极连接至第四位准电压(VGL)，其漏极分别连接至第二 PMOS晶体管的栅极及阻抗电路的另一端。附图说明图1为现有电压位准转换电路的结构示意图。图2为现有另一电压位准转换电路的结构示意图。图3为现有电压位准转换电路运用的结构示意图。图4为本专利技术一实施例的宽输出范围的转换系统的电路结构示意图。图5为本专利技术宽输出范围的转换系统的仿真示意图。图6为本专利技术另一实施例的宽输出范围的转换系统的电路结构示意图。图7为本专利技术宽输出范围的转换系统的仿真示意图。图8为本专利技术又一实施例的宽输出范围的转换系统的电路图。附图中的标号说明电压位准转换电路100第一电压位准转换器110第二电压位准转换器120 电压位准转换电路200PMO S晶体管MPSNMOS晶体管MNWPMOS晶体管MPWNMOS晶体管MNS晶体管MPO晶体管MNO宽输出范围的转换系统400输入端41输出端42第一 NMOS晶体管MNl第一 PMOS晶体管MP1第二 PMOS晶体管MP2第二 NMOS晶体管MN2第三PMOS晶体管MPSW 第三NMOS晶体管MNSW节点PC节点NC宽输出范围的转换系统600输入端61输出端62第一 NMOS晶体管MNl第一 PMOS晶体管MPl第二 PMOS晶体管MP2第二 NMOS晶体管MN2第三PMOS晶体管MPSW阻抗电路Rth第三NMOS晶体管MNSW驱动PMOS晶体管MPO驱动NMOS晶体管MNO节点PC节点NC节点OP节点ON 宽输出范围的转换系统800第一 NMOS晶体管MNl第一 PMOS晶体管MPl第二 PMOS晶体管MP2第二 NMOS晶体管MN2第三PMOS晶体管MPSW第三NMOS晶体管MNSW第四PMOS晶体管MPR第四NMOS晶体管MNR驱动PMOS晶体管MPO驱动NMOS晶体管MNO节点PC节点NC节点OP节点ON具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本专利技术作进一步地详细描述。图4为本专利技术一实施例的一种宽输出本文档来自技高网...

【技术保护点】
１．一种宽输出范围的转换系统，其特征在于，该宽输出范围的转换系统包含：一第一ＮＭＯＳ晶体管，所述第一ＮＭＯＳ晶体管的栅极连接一输入端用以接收一输入信号，源极连接至一第一位准电压，其中，所述输入信号具有所述第一位准电压及一第二位准电压；一第一ＰＭＯＳ晶体管，所述第一ＰＭＯＳ晶体管的栅极连接所述输入端以接收所述输入信号，源极连接至所述第二位准电压；一第二ＰＭＯＳ晶体管，所述第二ＰＭＯＳ晶体管的漏极连接至所述第一ＮＭＯＳ晶体管的漏极，源极连接至一第三位准电压；一第二ＮＭＯＳ晶体管，所述第二ＮＭＯＳ晶体管的漏极连接至所述第一ＰＭＯＳ晶体管的漏极，源极连接至一第四位准电压；一第三ＰＭＯＳ晶体管，所述第三ＰＭＯＳ晶体管的栅极连接至所述第二ＰＭＯＳ晶体管的漏极，源极连接至所述第三位准电压，漏极连接至所述第二ＰＭＯＳ晶体管的栅极；以及一第三ＮＭＯＳ晶体管，所述第三ＮＭＯＳ晶体管的栅极连接至所述第二ＮＭＯＳ晶体管的漏极，源极连接至所述第四位准电压，漏极连接至所述第二ＮＭＯＳ晶体管的栅极，并连接至所述第三ＰＭＯＳ晶体管的漏极用以作为一输出端；所述第一位准电压值小于所述第二位准电压值，所述第二位准电压值小于所述第三位准电压值，所述第四位准电压值小于所述第一位准电压值。...

【技术特征摘要】

【专利技术属性】
技术研发人员：郑彦诚，黄健群，
申请(专利权)人：旭曜科技股份有限公司，
类型：发明
国别省市：71