一种双模式片内电源电路制造技术

本实用新型专利技术公开了一种双模式片内电源电路。针对现有的线性片内电源电路的纹波小，但输出电压调节范围有限；开关片内电源电路的输出电压调整范围大，但纹波也大，本实用新型专利技术的电源电路结合了线性片内电源电路和开关片内电源电路的优点，使得输出电压即纹波小、输出电压调节范围大。本实用新型专利技术的电源电路包括片内基准源单元、过压欠压逻辑单元、误差放大器单元、功率输出单元和高压JFET，其特征在于，高压JFET的栅极连接到误差放大器单元的输出端，片内基准源单元的输出端连接到误差放大器单元的一个输入端，功率输出单元的输出端连接到误差放大器单元的另一个输入端。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于芯片设计
，尤其涉及一种片内电源电路的设计。
技术介绍
片内电源电路是集成在半导体芯片内部的电源模块。其作用主要是从外部电源 (例如220V市电)中获取电能，并把能量转化芯片内部其他模块可接受的稳定的直流电平， 并给内部其他模块供电。目前，片内电源在纹波幅度、调整范围、功耗等技术指标上还不能达到外部电源的水平，但是，片内电源具有设计指标灵活、成本低廉、可集成等外部电源不可比拟的优势。因此，片内电源将会成为未来电源的另一个发展方向。目前主要有两种形式片内电源电路，线性片内电源电路和开关片内电源电路。线性片内电源电路的结构如图1所示，包括片内基准源单元、误差放大器单元和PMOS传输管。 Vin由外部电源提供，可以是带有摆幅剧烈的纹波的直流电压，Vtl是输出电压，给内部其他模块提供电源。从主要性能上看，这种电源技术很成熟，可以达到很高的稳定度，波纹也很小，而且没有开关片内电源电路具有的干扰与噪音。但是，这种电源也有很大的缺陷，那就是自身功耗高、输出电压调节范围有限，这些缺点极大地限制的线性片内电源电路的应用。开关片内电源电路结构如图2所示，包括过压欠压逻辑单元、高压JFET，这里的高压JFET指的是一种漏源耐压200V以上的JFET，Vin是由外部电源输入的，高压JFET的栅极接地，过压欠压逻辑单元是控制NMOS管MNl管的开和关，间接地控制NMOS管MN2管的开关，以达到控制是否给电容CO充电的目的；Vout是输出电压，给内部其他单元提供电源。过压欠压逻辑单元的结构如图3所示，其中Output是输出到图2电路的丽1管的栅极，All、 A12是两个比较器，A13为S-R锁存器，BP即为图2电路中的BP点电位。这种电源相对第一种效率更高、输出电压调整范围更大，但是，它的缺点是纹波大，在片内电源电路要求高的情况下不适用。可以看出，线性片内电源电路的纹波小，但输出电压调节范围有限；开关片内电源电路的输出电压调整范围大，但纹波也大。
技术实现思路
本技术的目的是为了解决上述现有的片内电源电路存在的问题，提出了一种双模式片内电源电路。为了实现上述目的，本技术的技术方案是一种双模式片内电源电路，包括片内基准源单元、过压欠压逻辑单元、误差放大器单元、功率输出单元和高压JFET，外部电源输入到高压JFET的漏极，高压JFET的源极连接到功率输出单元的输入端，片内基准源单元的输出端连接到过压欠压逻辑单元的一个输入端，过压欠压逻辑单元的输出端连接到功率输出单元输入端，功率输出单元的输出端连接到过压欠压逻辑单元的另一个输入端，其特征在于，高压JFET的栅极连接到误差放大器单元的输出端，片内基准源单元的输出端连接到误差放大器单元的一个输入端，功率输出单元的输出端连接到误差放大器单元的另一个输入端。所述片内基准源单元包括电阻1 11、1 12、1 13、1 14、1 15，？]\ )5管1^11、]\^12、]\^13、 MP14，三极管 Qll、Q12、Q13、Q14、Q15、Q16、Q17，NMOS 管 MN11，其中电阻 Rll 的一端连接到片内电源电路输出端，另一端连接到三极管Qll的集电极；三极管Qll的集电极与基极短接，三极管Qll的发射极连接到NMOS管丽11的漏极；丽11的漏极与栅极短接，丽11的源极连接到公共地，PMOS管MPll的源极连接到片内电源电路输出端，PMOS管MPll的栅极连接到三极管Qll的集电极，NMOS管丽11的漏极连接到电阻R15的一端；电阻R15的另一端连接到公共地；MP12的源极连接到电源信号Vout，PMOS管MP12的栅极连接到MPll的漏极， MP12的漏极连接到三极管Q13的集电极；三极管Q13的基极连接到三极管Q14的集电极， 三极管Q13的发射极连接到公共地，PMOS管MP14的源极连接到片内电源电路输出端，PMOS 管MP14的栅极连接到MP13的栅极，PMOS管MP14的漏极连接到PMOS管MP12的漏极；PMOS 管MP13的源极连接到片内电源电路输出端，PMOS管MP13的栅极与漏极短接，PMOS管MP13 的漏极连接到三极管Q15的集电极；三极管Q15的基极连接到PMOS管MP12的漏极，三极管 Q15的发射极连接到R12的一端；电阻R12的另一端连接到Q14的集电极；三极管Q14的基极连接到三极管Q17的集电极，Q14的发射极连接到电阻R14的一端；电阻R14的另一端连接到公共地；电阻R13的一端连接到三极管Q15的发射极，电阻R13的另一端连接到三极管 Q17的集电极；三极管Q17的集电极与基极短接，三极管Q17的发射极连接到公共地；三极管Q12的集电极连接到片内电源电路输出端，三极管Q12的基极连接到PMOS管MP12的漏极，三极管Q16的集电极连接到Q12的发射极，三极管Q16的基极连接到三极管Q17的基极， 三极管Q16的发射极连接到公共地；三极管Q12的发射极即是片内基准源单元的输出端。所述过压欠压逻辑单元，包括电阻R21、电阻R22、电阻R23、与非门Al、与非门A2、 与非门A3、反相器Bi、反相器B2、反相器B3、比较器Cl和比较器C2，其中，电阻R21的一端连接到片内电源电路输出端，电阻R21的另一端连接到比较器C2的负输入端；电阻R22 — 端连接到比较器C2的负输入端，电阻R22的另一端连接到比较器Cl的正端；R23 —端连接到比较器Cl的正端，电阻R23的另一端连接到公共地；比较器C2的正输入端连接到片内基准源单元的输出端，其输出端连接到反相器Bl的输入端；其负输入端连接到片内基准源单元的输出端，其输出端连接到反相器B2的输入端；反相器Bl的输出端连接到与非门Al 的一个输入端；与非门Al的另一个输入端连接到与非门A2的输出端，与非门Al的输出端连接到与非门A2的一个输入端；与非门A2的另一个输入端连接到反相器B2的输出端；与非门A3的一个输入端连接到比较器C2的输出端，与非门A3的另一个输入端连接到与非门 Al的输出端，与非门A3的输出端连接到反相器B3的输入端，反相器B3的输出端即为过压欠压逻辑单元的输出端。所述功率输出单元，包括电阻R40、匪OS管MN41、二极管D4、匪OS管丽42和电解电容C40，电阻R40的一端连接到高压JFET的源极，电阻R40的另一端连接到NMOS管MN41的漏极；NMOS管MN41的栅极连接到过压欠压逻辑单元的输出端，NMOS管MN41的源极连接到二极管D4的阳极；二极管D41的阴极连接到公共地，NMOS管MN42的漏极连接到高压JFET 的源极，NMOS管MN42的栅极连接到NMOS管MN41的漏极，NMOS管MN42的源极连接到电解电容C40的正极，电解电容C40的负极连接到公共地，电解电容C40的正极即为片内电源电路的输出端。本技术的有益效果本技术的双模式片内电源电路通过将线性电源电路和开关电源电路有机结合在一起，使得本技术综合了线性电源和开关电源的优点，即纹波小、输出电压调节范围大。附图说明图1为一种现有的片内线性电源电路。图2为一种现有的片内开关调整器电源。图3为图2中过压欠压逻辑单元的一种实现电路示意图。图4为本技术所述的双模式片内电源电本文档来自技高网...

【技术保护点】
１．一种双模式片内电源电路，包括片内基准源单元、过压欠压逻辑单元、误差放大器单元、功率输出单元和高压ＪＦＥＴ，外部电源输入到高压ＪＦＥＴ的漏极，高压ＪＦＥＴ的源极连接到功率输出单元的输入端，片内基准源单元的输出端连接到过压欠压逻辑单元的一个输入端，过压欠压逻辑单元的输出端连接到功率输出单元输入端，功率输出单元的输出端连接到过压欠压逻辑单元的另一个输入端，其特征在于，高压ＪＦＥＴ的栅极连接到误差放大器单元的输出端，片内基准源单元的输出端连接到误差放大器单元的一个输入端，功率输出单元的输出端连接到误差放大器单元的另一个输入端。

【技术特征摘要】
1.一种双模式片内电源电路，包括片内基准源单元、过压欠压逻辑单元、误差放大器单元、功率输出单元和高压JFET，外部电源输入到高压JFET的漏极，高压JFET的源极连接到功率输出单元的输入端，片内基准源单元的输出端连接到过压欠压逻辑单元的一个输入端，过压欠压逻辑单元的输出端连接到功率输出单元输入端，功率输出单元的输出端连接到过压欠压逻辑单元的另一个输入端，其特征在于，高压JFET的栅极连接到误差放大器单元的输出端，片内基准源单元的输出端连接到误差放大器单元的一个输入端，功率输出单元的输出端连接到误差放大器单元的另一个输入端。2.根据权利要求1所述的双模式片内电源电路，其特征在于，所述片内基准源单元包括电阻 Rll、R12、R13、R14、R15, PMOS 管 MP11、MP12、MP13、MP14，三极管 QlU Q12、Q13、 Q14、Q15、Q16、Q17，NM0S管丽11，其中电阻Rll的一端连接到片内电源电路输出端，另一端连接到三极管Qll的集电极；三极管Qll的集电极与基极短接，三极管Qll的发射极连接到NMOS管丽11的漏极；丽11的漏极与栅极短接，丽11的源极连接到公共地，PMOS管MPll 的源极连接到片内电源电路输出端，PMOS管MPll的栅极连接到三极管Qll的集电极，NMOS 管丽11的漏极连接到电阻R15的一端；电阻R15的另一端连接到公共地；MP12的源极连接到电源信号Vout，PMOS管MP12的栅极连接到MPll的漏极，MP12的漏极连接到三极管Q13 的集电极；三极管Q13的基极连接到三极管Q14的集电极，三极管Q13的发射极连接到公共地，PMOS管MP14的源极连接到片内电源电路输出端，PMOS管MP14的栅极连接到MP13的栅极，PMOS管MP14的漏极连接到PMOS管MP12的漏极；PMOS管MP13的源极连接到片内电源电路输出端，PMOS管MP13的栅极与漏极短接，PMOS管MP13的漏极连接到三极管Q15的集电极；三极管Q15的基极连接到PMOS管MP12的漏极，三极管Q15的发射极连接到R12的一端；电阻R12的另一端连接到Q14的集电极；三极管Q14的基极连接到三极管Q17的集电极，Q14的发射极连接到电阻R14的一端；电阻R14的另一端连接到公共地；R13的一端连接到三极管Q15的发射极，电阻R13的另一端连...

【专利技术属性】
技术研发人员：方健，管超，柏文斌，王泽华，关旭，陈吕赟，吴琼乐，
申请(专利权)人：电子科技大学，
类型：实用新型
国别省市：90