一种稳压电路，依次包括电源，源极与所述电源相连的第一PMOS管，连接于第一PMOS管漏极的反馈电阻，一输入端连接于所述反馈电阻、输出端连接于第一PMOS管栅极的运算放大器，还包括连接于所述第一PMOS管源极和栅极的负载，在电源供电初期，所述负载上的电压大于或等于第一PMOS管的阈值电压，并且小于或等于第一PMOS管的额定工作电压。本发明专利技术稳压电路可靠性较高。
【技术实现步骤摘要】
本专利技术涉及半导体
，尤其涉及一种用于CMOS的稳压电路。
技术介绍
互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)具有功耗低、抗干扰能力强等的优点，其广泛地应用于大规模集成电路芯片制造。参考图1示出了应用于CMOS的稳压电路，所述稳压电路包括运算放大器12、连接于运算放大器12输出端0P。ut的PMOS管10，具体地，所述PMOS管的栅极连接于运算放大器12的输出端0P。ut，所述PMOS管的源极连接于电源13，所述PMOS管的漏极连接于电阻 11，所述电阻11连接于运算放大器12的输入端。参考图2，示出了图1所示稳压电路的电压示意图，图中点线表示图1中PMOS管源极的电压，实线表示图1中运算放大器12输出端0P。ut的电压，具体地，电源电压向PMOS 管10提供的电压为5V，因此，所述PMOS管10的源极电压很快升至5V，最快会达到5V/ μ s， 与此同时，由于运算放大器输出信号建立时间比较慢，因此在电源向运算放大器12供电初期，运算放大器12输出端0P。ut的电压较低，由于运算放大器12输出端0P。ut连接于PMOS 管10的栅极，相应地，PMOS管10的栅极在供电初期的电压也较低，这使PMOS管10的栅极和源极间有较大的电压，以图中同一时间点的A、B点为例，A点的电压为5V，而B点的电压为0. 537V，AB点之间的电压为4. 463V，也就是说PMOS管10的栅极和源极之间的电压为 4. 463V，但是本实施中，PMOS管10的额定工作电压为3. 3V，栅、源极之间的电压大于额定工作电压会使PMOS管10的可靠性下降。
技术实现思路
本专利技术解决的问题是提供一种可靠性较高的稳压电路。为解决上述问题，本专利技术提供一种稳压电路，依次包括电源，源极与所述电源相连的第一 PMOS管，连接于第一 PMOS管漏极的反馈电阻，一输入端连接于所述反馈电阻、输出端连接于第一 PMOS管栅极的运算放大器，还包括连接于所述第一 PMOS管源极和栅极的负载，在电源供电初期，所述负载上的电压大于或等于第一 PMOS管的阈值电压，并且小于或等于第一 PMOS管的额定工作电压。所述负载为一个或者多个串联的MOS管或二极管。所述负载包括多个串联的负载PMOS管，各负载PMOS管的栅极和漏极之间相连，多个负载PMOS管依次源极和漏极相连，与所述第一 PMOS管源极相连的为第一个负载PMOS管的源极，与所述第一 PMOS管漏极相连的为第末个负载PMOS管的漏极。所述负载包括多个串联的负载NMOS管，各负载NMOS管的栅极和漏极之间相连，多个负载NMOS管依次源极和漏极相连，与所述第一 PMOS管源极相连的为第一个负载NMOS管的漏极，与所述第一 PMOS管漏极相连的第末个负载NMOS管的源极。所述电源的电压与运算放大器输出端高电平的差小于所述多个MOS管或二极管的阈值电压之和。所述电源电压与运算放大器输出端高电平的差大于或等于所述第一 PMOS管的阈值电压。所述电源电压为5V，第一 PMOS管的额定工作电压为3. 3V，阈值电压为0. 6 0. 8V。所述负载为3个串联的负载PMOS管，各负载PMOS管的阈值电压为0. 0. 8V。所述负载为4个串联的负载PMOS管，各负载PMOS管的阈值电压为0. 6 0. 8V。各负载PMOS管的阈值电压相等。与现有技术相比，本专利技术具有以下优点连接于第一 PMOS管源极和漏极之间的负载，可以钳制运算放大器输出端的电压，避免了第一 PMOS管的栅极和源极之间电压较大的问题，提高了稳压电路的可靠性。附图说明图1是现有技术稳压电路一实施例的示意图；图2是图1所示稳压电路的电压示意图；图3是本专利技术稳压电路一实施例的示意图；图4是图3所示稳压电路的电压示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。为了解决
技术介绍
所描述的问题，本专利技术提供一种稳压电路，所述稳压电路依次包括电源，源极与所述电源相连的第一 PMOS管，连接于第一 PMOS管漏极的反馈电阻，一输入端连接于所述反馈电阻、输出端连接于第一 PMOS管栅极的运算放大器，还包括连接于所述第一 PMOS管源极和栅极的负载，在电源供电初期，所述负载上的电压大于或等于第一 PMOS管的第一阈值电压，并且小于或等于第一 PMOS管的额定工作电压。本专利技术中设置有连接于第一 PMOS管源极和栅极的负载，所述负载在电源供电初期可以对运算放大器输出端的电压进行钳制，避免运算放大器输出端的电压在电源供电时处于较低的状态，从而避免了第一 PMOS管的栅极和源极之间电压较大的问题，提高了稳压电路的可靠性。下面结合具体实施例，进一步描述本专利技术的技术方案，参考图3，示出了本专利技术稳压电路一实施例的示意图。本实施例以提供3. 3V输出电压的稳压电路为例，但是本专利技术并不限制于此。所述稳压电路包括电源100、第一 PMOS管101、反馈电阻104、运算放大器102、负载103、电阻105，其中，电源100，用于向所述第一 PMOS管101提供工作电压。本实施例中，电源100可提供5V的工作电压，电源100向所述第一 PMOS管101供电时，所述PMOS管10的源极电压很快升至5V，最快会达到5V/ys。第一 PMOS管101用于提供稳压电路的输出端，还用于控制稳压电路的输出电压， 使其维持稳定。 具体地，所述第一 PMOS管101的源极连接于所述电源100，栅极连接于所述运算放大器102的输出端，漏极依次连接有反馈电阻104、电阻105，之后接地。其中，所述第一 PMOS管101漏极为稳压电路的电压输出端。本实施例中，所述第一 PMOS管101的阈值电压位于0.6V 0.8V的范围内，所述第一 PMOS管101的额定工作电压VDD为3. 3V。运算放大器102用于监控稳压电路输出电压，基于输出电压控制通过第一 PMOS管 101的电流，进而使稳压电路输出电压稳定。具体地，所述运算放大器102包括正相输入端、负相输入端、输出端，所述负相输入端加载有参考电压Vref，所述正向输入端连接于反馈电阻104未连接第一 PMOS管101的一端，也就是说，反馈电阻104连接于所述运算放大器102正相输入端和第一 PMOS管101 漏极之间，所述输出端连接于所述第一 PMOS管101的栅极。由于运算放大器102的输出电压与第一 PMOS管101的栅极相连，为了保证第一 PMOS管101源极和漏极之间导通，产生输出电压Vout，运算放大器102的高电平需满足以下关系电源电压与运算放大器输出端高电平的差大于或等于所述第一 PMOS管的阈值电压。本实施例中，所述运算放大器102输出端所输出的高电平位于4. 2V 4. 4V的范围内。负载103，分别连接于所述第一PMOS管101源极和栅极，用于钳制第一 PMOS管101 栅极的电压。为了提高第一 PMOS管101的可靠性，第一 PMOS管101本文档来自技高网...
【技术保护点】
１．一种稳压电路，其特征在于，依次包括电源，源极与所述电源相连的第一ＰＭＯＳ管，连接于第一ＰＭＯＳ管漏极的反馈电阻，一输入端连接于所述反馈电阻、输出端连接于第一ＰＭＯＳ管栅极的运算放大器，还包括连接于所述第一ＰＭＯＳ管源极和栅极的负载，在电源供电初期，所述负载上的电压大于或等于第一ＰＭＯＳ管的阈值电压，并且小于或等于第一ＰＭＯＳ管的额定工作电压。
【技术特征摘要】
【专利技术属性】
技术研发人员：段新东，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。