集成电路的高低焊线结构制造技术

本实用新型专利技术的集成电路的高低焊线结构，技术目的是提供一种焊线处于不同一水平面、进而提升产品合格率的集成电路的高低焊线结构。包括有塑封体，在所述塑封体中设有基岛，所述基岛上设有半导体芯片，在所述半导体芯片上设有焊线，焊线连接有引脚，所述相邻两条焊线之间呈错开结构，两条焊线处于非同一水平面。相邻两条焊线之间呈错开结构可以减小塑封工序冲丝的危险，避免以上情况引起的产品失效，提升了产品合格率，适用于集成电路的生产领域。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种集成电路，更具体的说，涉及一种集成电路的高低焊线结构。
技术介绍
半导体封装日趋集成化、多功能化、小型化。这样标志现代化工业生产中技术越来越成熟，使得在半导体封装技术要求越来越高，并且越来越难。有些芯片封装功能简单，且浪费空间，耗时相对较长，因此封装结构也需要不断的优化。现有技术中的集成电路焊线设计基本是在同一平面上，这种结构设计存在的技术缺陷是焊线与焊线的密度高，容易产出不良产品，导致产品合格率降低。
技术实现思路
本技术的技术目的是克服现有技术中集成电路芯片存在着焊线集中一水平面，产品合格率降低的技术问题，提供一种焊线处于不同一水平面、进而提升产品合格率的集成电路的高低焊线结构。为实现以上技术目的，本技术的技术方案是集成电路的高低焊线结构，包括有塑封体，在所述塑封体中设有基岛，所述基岛上设有半导体芯片，在所述半导体芯片上设有焊线，焊线连接有引脚，其特征是所述相邻两条焊线之间呈错开结构，两条焊线处于非同一水平面。更进一步的，所述相邻两条焊线之间相距为至少两倍线径距离。相邻两条焊线之间呈错开结构，可以满足集成化、多功能、小型化要求。这样的结构设计使得不合理的芯片焊点结构得以运用，降低了产出不良品的风险，大大增加了产品可靠性，节约人工，缩短了生产周期，降低了设备的投入，便于管理和节约成本。本相邻两条焊线之间呈错开结构可以满足最佳的性能和最低的成本设计。缩短生产周期，这种新型相邻两条焊线之间呈错开结构可以时芯片体积做得较小，也解决芯片焊点位置分布不合理的情况，减小芯片生产难度。大大增加产品可靠性，这种新型相邻两条焊线之间呈错开结构可以解决键合引线间距离太小或短路的问题，这种新型相邻两条焊线之间呈错开结构还可以减小塑封工序冲丝的危险，避免以上情况引起的产品失效，提升了产品合格率。附图说明图1是本技术一个实施例的结构示意图。具体实施方式结合图1，详细说明本技术的具体实施方式集成电路的高低焊线结构，包括有塑封体1，在所述塑封体中设有基岛2，所述基岛2上设有半导体芯片3，在所述半导体芯片3上设有焊线4，焊线4连接有引脚5，所述相邻两条焊线4之间呈错开结构，两条焊线处于非同一水平面。所述相邻两条焊线之间相距为至少两倍线径距离。 相邻两条焊线4之间呈错开结构，可以满足集成化、多功能、小型化要求。这样的结构设计使得不合理的芯片焊点结构得以运用，降低了产出不良品的风险，大大增加了产品可靠性，节约人工，缩短了生产周期，降低了设备的投入，便于管理和节约成本。权利要求1.集成电路的高低焊线结构，包括有塑封体，在所述塑封体中设有基岛，所述基岛上设有半导体芯片，在所述半导体芯片上设有焊线，焊线连接有引脚，其特征是所述相邻两条焊线之间呈错开结构，两条焊线处于非同一水平面。2.根据权利要求1所述的集成电路的高低焊线结构，其特征是所述相邻两条焊线之间相距为至少两倍线径距离。专利摘要本技术的集成电路的高低焊线结构，技术目的是提供一种焊线处于不同一水平面、进而提升产品合格率的集成电路的高低焊线结构。包括有塑封体，在所述塑封体中设有基岛，所述基岛上设有半导体芯片，在所述半导体芯片上设有焊线，焊线连接有引脚，所述相邻两条焊线之间呈错开结构，两条焊线处于非同一水平面。相邻两条焊线之间呈错开结构可以减小塑封工序冲丝的危险，避免以上情况引起的产品失效，提升了产品合格率，适用于集成电路的生产领域。文档编号H01L23/00GK202111073SQ20112024112公开日2012年1月11日 申请日期2011年7月8日 优先权日2011年7月8日专利技术者伍江涛, 左福平, 张建国, 张航, 龚道发 申请人:深圳电通纬创微电子股份有限公司本文档来自技高网...

【技术保护点】
１．集成电路的高低焊线结构，包括有塑封体，在所述塑封体中设有基岛，所述基岛上设有半导体芯片，在所述半导体芯片上设有焊线，焊线连接有引脚，其特征是：所述相邻两条焊线之间呈错开结构，两条焊线处于非同一水平面。

【技术特征摘要】

【专利技术属性】
技术研发人员：张建国，伍江涛，左福平，张航，龚道发，
申请(专利权)人：深圳电通纬创微电子股份有限公司，
类型：实用新型
国别省市：94