适用于共晶封装的半导体芯片背面金属化结构制造技术

本实用新型专利技术涉及一种适用于共晶封装的半导体芯片背面金属化结构，属于集成电路或分立器件芯片制造技术领域。包括硅片背面衬底（4），在硅片背面衬底（4）的表面，形成有粘附层（3），在粘附层（3）的表面形成有阻挡层（2），在阻挡层（2）的表面形成有导电层（1）；所述粘附层（3）为非贵金属铝或钛、铝或铬、铝与硅进行合金形成的粘附层；所述阻挡层（2）为非贵金属钛、镍、锡铜合金或者钒、镍、锡铜合金或者铬、镍、锡铜合金依次形成的金属复合层；所述导电层（1）为贵金属金。本实用新型专利技术结构能满足共晶装片的要求，能降低芯片背面金属化成本及提高产品可靠性。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种适用于共晶封装的半导体芯片的背面金属化结构。属于集成电路或分立器件芯片制造

技术介绍
近年来，受激烈的国际化市场竞争与LED行业发展冲击影响，半导体芯片市场竞争进入白热化。随着市场竞争持续升级，芯片市场已经逐渐从以产品价格竞争为主的竞争格局转向以产品质量竞争与价格竞争并存的竞争态势。产品的成本、产品的可靠性已经成为衡量产品竞争力的主要标准。而作为分立器件制造上成本与质量的关键工序——背面金属化，由于成本消耗高、工艺陈旧，已经越来越难以满足生产的需要。在本技术作出以前，常用的适用于共晶封装的背面金属化工艺方法有如下两种现行工艺一步骤一、采用蒸发方式在硅表面上镀上非贵金属的粘附层，粘附层采用的金属一般是钛或钒或铬；步骤二、在粘附层的表面再镀上，阻挡层，阻挡层一般采用金、锗、锑等贵金属的合金，也有采用镍、锡铜合金作阻挡层的；步骤三、在阻挡层的表面再镀上贵金属的导电层，导电层采用的是贵金属金。不足之处在于1、背面金属化层工艺不够稳定，易造成致命失效；2、与后续封装工艺配合不佳。现行工艺二步骤一、工艺中的粘附层、阻挡层、导电层由采用蒸发的方式一次性在硅表面上形成的单层贵金属金组成。步骤二、在一定的温度和气氛下，对蒸发了金的硅片进行合金，形成稳定的背面金属化层；不足之处在于成本高昂。综上现行的两种工艺还达不到低成本、高稳定性、高可靠性及与后续封装工艺配合良好的综合要求。
技术实现思路
本技术的目的在于克服上述不足，提供一种能降低芯片背面金属化成本及提高产品可靠性的适用于共晶装片的半导体芯片背面金属化结构。本技术的目的是这样实现的一种适用于共晶封装的半导体芯片背面金属化结构，包括硅片背面衬底，在硅片背面衬底的表面，形成有粘附层，在粘附层的表面形成有阻挡层，在阻挡层的表面形成有导电层；所述粘附层为非贵金属铝或钛、铝或铬、铝与硅进行合金形成的粘附层；所述阻挡层为非贵金属钛、镍、锡铜合金或者钒、镍、锡铜合金或者铬、镍、锡铜合金依次形成的金属复合层；所述导电层为贵金属金。本技术的有益效果是1、本技术改变了传统的背面金属化结构及工艺，将多层贵金属蒸发或溅射与合金工艺两种不同的加工工艺结合在一起，采用步骤一的方式将非贵金属层与硅进行合金形成粘附层，大大提高了背面金属化的可靠性。采用价格低廉的非贵金属的阻挡层替代现行工艺一中可能采用的成本高昂的贵金属合金的阻挡层；采用价格低廉的非贵金属的粘附层和阻挡层替代现行工艺二的成本高昂的贵金属的粘附层和阻挡层，有效降低了背面金属化的成本。2、本技术中采用非贵金属的粘附层同样达到了与硅粘附良好、性能稳定的效果，该非贵金属粘附层达到了对粘附层的以下基本要求本身不与相邻金属形成高阻化合物、能阻挡导电层和过渡层不与硅形成高阻化合物、能与硅形成良好的低欧姆接触、热膨胀系数与硅相近。3、本技术中采用非贵金属的阻挡层也同样达到了与上下两层金属粘附良好、 性能稳定、能抗焊料焊接时的熔蚀作用、热膨胀系介于粘附层与导电层之间的阻挡层要求。如果采用其他金属则不能达到以上效果，难以满足共晶装片的要求。本技术和现行工艺路线对比情况见图1。附图说明图1本技术背面金属化工艺与现行工艺比较图。图2为本技术半导体芯片背面金属化结构断面图。图中附图标记导电层1阻挡层2粘附层3硅片背面衬底4。具体实施方式参见图2，图2为本技术半导体芯片背面金属化结构断面图。由图2可以看出，本技术适用于共晶封装的半导体芯片背面金属化结构，包括硅片背面衬底4，在硅片背面衬底4的表面，形成有粘附层3，在粘附层3的表面形成有阻挡层2，在阻挡层2的表面形成有导电层1 ；所述粘附层3为非贵金属铝或钛、铝或铬、铝与硅进行合金形成的粘附层；所述阻挡层2为非贵金属钛、镍、锡铜合金或者钒、镍、锡铜合金或者铬、镍、锡铜合金依次形成的金属复合层；所述导电层1为贵金属金。其制作方法包括以下工艺步骤步骤一、在硅片背面衬底4的表面，先采用蒸发或溅射的方式镀上铝或钛、铝或铬、铝等非贵金属，然后在一定的温度300°C _400°C和气氛队或H2、6. 5L/min下进行合金， 使非贵金属与硅进行合金形成粘附层3 ；步骤二、再在粘附层3的表面采用蒸发或者溅射的方式依次镀上钛、镍、锡铜合金或者钒、镍、锡铜合金或者铬、镍、锡铜合金等非贵金属形成阻挡层2 ；步骤三、最后再在阻挡层2的表面采用蒸发或者溅射的方式镀上贵金属金，形成导电层1。所述步骤一中，钛、铝或铬、铝为金属复合层，非贵金属总厚度为0. 5微米至5微米。所述步骤二中，各层金属厚度分别为钛或铬或钒0. 05微米至0. 2微米；镍0. 1微米至0. 5微米；锡铜合金1微米至4微米。所述步骤三中，金层的厚度为0. 05-0. 3微米。各金属层的具体厚度还需根据后续封装工艺的需求决定。权利要求1.一种适用于共晶封装的半导体芯片背面金属化结构，包括硅片背面衬底(4)，其特征在于在硅片背面衬底(4)的表面，形成有粘附层(3)，在粘附层(3)的表面形成有阻挡层 (2)，在阻挡层(2)的表面形成有导电层(1);所述粘附层(3)为非贵金属铝或钛、铝或铬、铝与硅进行合金形成的粘附层；所述阻挡层(2)为非贵金属钛、镍、锡铜合金或者钒、镍、锡铜合金或者铬、镍、锡铜合金依次形成的金属复合层；所述导电层(1)为贵金属金。2.根据权利要求1所述的一种适用于共晶封装的半导体芯片背面金属化结构，其特征在于所述非贵金属铝或钛、铝或铬、铝总厚度为0. 5微米至5微米；所述阻挡层(2)各层金属厚度分别为钛或铬或钒0. 05微米至0. 2微米；镍0. 1微米至0. 5微米；锡铜合金 1微米至4微米；所述金层的厚度为0. 05-0. 3微米。专利摘要本技术涉及一种适用于共晶封装的半导体芯片背面金属化结构，属于集成电路或分立器件芯片制造
包括硅片背面衬底(4)，在硅片背面衬底(4)的表面，形成有粘附层(3)，在粘附层(3)的表面形成有阻挡层(2)，在阻挡层(2)的表面形成有导电层(1)；所述粘附层(3)为非贵金属铝或钛、铝或铬、铝与硅进行合金形成的粘附层；所述阻挡层(2)为非贵金属钛、镍、锡铜合金或者钒、镍、锡铜合金或者铬、镍、锡铜合金依次形成的金属复合层；所述导电层(1)为贵金属金。本技术结构能满足共晶装片的要求，能降低芯片背面金属化成本及提高产品可靠性。文档编号B32B15/04GK202103037SQ20112022028公开日2012年1月4日 申请日期2011年6月27日 优先权日2011年6月27日专利技术者冯东明, 叶新民, 王文源, 王新潮, 袁昌发 申请人:江阴新顺微电子有限公司本文档来自技高网...

【技术保护点】
１．　一种适用于共晶封装的半导体芯片背面金属化结构，包括硅片背面衬底（４），其特征在于：在硅片背面衬底（４）的表面，形成有粘附层（３），在粘附层（３）的表面形成有阻挡层（２），在阻挡层（２）的表面形成有导电层（１）；所述粘附层（３）为非贵金属铝或钛、铝或铬、铝与硅进行合金形成的粘附层；所述阻挡层（２）为非贵金属钛、镍、锡铜合金或者钒、镍、锡铜合金或者铬、镍、锡铜合金依次形成的金属复合层；所述导电层（１）为贵金属金。

【技术特征摘要】

【专利技术属性】
技术研发人员：王新潮，冯东明，叶新民，王文源，袁昌发，
申请(专利权)人：江阴新顺微电子有限公司，
类型：实用新型
国别省市：32