一种MOS结构沟槽二极管器件及其制造方法技术

本发明专利技术公开了一种MOS结构沟槽二极管器件及其制造方法，包括从下至上依次设置的硅衬底、外延层，外延层上开设有依次排布原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽；原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽内侧壁依次设有二氧化硅外层以及多晶硅填充层；外延层上位于相邻的两个原胞沟槽之间的区域设有栅氧化层，栅氧化层的上方设有多晶硅层；原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽的顶部左右两侧设置有第一掺杂区以及第二掺杂区；原胞沟槽顶部的左右两侧以及原胞大沟槽靠近原胞沟槽侧设置有第三掺杂区，还包括左右设置的第一金属层以及第二金属层。本发明专利技术通过引入了沟槽MOS的分压及电场屏蔽效果，改进了器件性能，拓宽了适用领域。

【技术实现步骤摘要】
一种MOS结构沟槽二极管器件及其制造方法
本专利技术涉及半导体
，具体是二极管器件及其制造方法。
技术介绍
MOS结构的二极管器件，是一种比较新型的低功耗二极管整流器件，其相比普通的PN结二极管具有更低的正向压降；而与普通的肖特基二极管相比，又具有更低的高温反向漏电，因此比较适合一些需要更低正向压降，同时又需要有较低高温反向漏电的应用场合。但现有的MOS结构的二极管器件也有不足之处，与肖特基二极管电特性相似，其反向漏电与正向压降也是一对矛盾参数，并且随着温度的升高，所有二极管的漏电都是上升的；在获取平衡后，其综合表现在反向漏电特性上不如PN结二极管，在正向压降上与普通肖特基也无较为明显优势，而在制造工艺复杂度、成本上却相比普通PN结或者肖特基二极管高许多，进而导致传统的MOS结构的二极管器件应用场合具有局限性。
技术实现思路
针对现有技术存在的问题，本专利技术提供一种MOS结构沟槽二极管器件，以解决无法兼顾实现低高温漏电特性以及低正向电压的特性技术问题。为此，本专利技术还提供一种MOS结构沟槽二极管器件的制造方法。为了达到上述目的，本专利技术提供了一种MOS结构沟槽二极管器件，包括从下至上依次设置的第一导电类型的硅衬底、第一导电类型的外延层，其特征在于，所述外延层上开设有从左至右依次排布至少两个原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽，原胞沟槽的宽度小于原胞大沟槽的宽度；所述原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽内侧壁依次设有二氧化硅外层以及多晶硅填充层；>所述外延层上位于相邻的两个原胞沟槽之间以及原胞沟槽与原胞大沟槽之间的区域设有栅氧化层，所述栅氧化层的上方设有第一导电类型的多晶硅层；所述原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽的顶部左右两侧设置有第二导电类型的第一掺杂区以及第二掺杂区；所述第二掺杂区位于第一掺杂区的上方；所述原胞沟槽顶部的左右两侧以及所述原胞大沟槽靠近原胞沟槽侧设置有第一导电类型的第三掺杂区，所述第三掺杂区位于所述第二掺杂区的上方；所述外延层上位于所述原胞大沟槽右方的区域设有场氧化层；还包括左右设置的第一金属层以及第二金属层，所述第一金属层位于所述原胞沟槽、原胞大沟槽以及延展沟槽的上方，所述第一金属层与所述原胞沟槽、原胞大沟槽以及延展沟槽的多晶硅填充层短接，且所述第一金属层与第二掺杂区、第三掺杂区以及多晶硅层短接；所述第二金属层位于所述截止沟槽的上方，所述第二金属层与所述截止沟槽的多晶硅填充层短接；所述第一金属层与所述第二金属层均通过二氧化硅外层与场氧化层分隔。本专利技术通过引入了沟槽的MOS结构，利用MOS结构中的氧化物分压，及其相邻沟槽之间对源区PN结的电场屏蔽，综合实现了传统MOS结构二极管器件的低高温反向漏电特性与新型TMBS结构肖特基二极管低正向压降的特点，改进了器件性能，拓宽了适用领域。通过截止沟道的结构设计，进而实现截止表面沟道漏电。通过原胞大沟槽的设计降低了制造光刻工艺要求；以及通过延展沟道的设计，减弱了终端处电场的集中，提高了击穿电压。进一步优选的，第一导电类型为P型，第二导电类型为N型。或者，第一导电类型为N型，第二导电类型为P型。进一步优选的，所有的硅沟槽的深度为1.5μm～4.0μm。进一步优选的，所述原胞沟槽的宽度为0.5μm～1.0μm；所述原胞大沟槽的宽度为0.8μm～1.2μm；所述延展沟槽的宽度为0.5μm～1.0μm；所述截止沟槽的宽度在0.5μm～1.2μm。相邻原胞沟槽的沟槽中心距离在1.5μm～4.0μm。作为一种优选方案，以反向工作电压为100V时。所有的硅沟槽的深度为2.5μm～3.0μm；进一步优选的，所述原胞沟槽的宽度为0.8μm～1.0μm；所述原胞大沟槽的宽度为1.0μm～1.2μm；所述延展沟槽的宽度为0.8μm～1.0μm；所述截止沟槽的宽度在0.8μm～1.2μm。相邻原胞沟槽的沟槽中心距离在2.0μm～2.5μm。外延层电阻率在1.0Ω.cm～1.1Ω.cm、厚度在7.0μm～7.5μm。上述参数为反向工作电压为100V时，本专利维持器件的反向击穿电压不变的情况下，大幅度的降低外延层电阻率及厚度，进而获得更具优势的正向导通电压。所述的MOS结构沟槽二极管器件的制造方法，其特征在于，包括如下步骤：步骤一，在第一导电类型的硅衬底上生长第一导电类型的外延层，在所述外延层上采用热氧化工艺生长场氧化层；步骤二，所述场氧化层上涂敷第一光刻胶层，对第一光刻胶层进行曝光和显影形成图形，用干法蚀刻在场氧化层上形成第一工艺窗口，实现外延层的局部裸露，去除第一光刻胶层；步骤三，采用热氧化工艺在所述外延层的裸露处生长出栅氧化层；之后采用CVD工艺在最外层上沉积原位掺杂的第一导电类型的晶硅层，所述多晶硅层上采用CVD工艺沉积无掺杂的SiO2层，在所述SiO2层上采用淀积第二光刻胶层；步骤四，采用光刻工艺形成在第二光刻胶层上形成光刻胶图形，干法刻蚀工艺逐步刻蚀SiO2层以及多晶硅层，保留第二光刻胶层；步骤五，利用保留的第二光刻胶层、场氧化层作为掩蔽膜，采用离子注入工艺，离子注入能量为80keV～200keV，形成第二导电类型的第一掺杂区，完成后去除第二光刻胶层；步骤六，利用多晶硅层及SiO2层、场氧化层作为掩蔽膜，采用离子注入工艺，离子注入能量为20keV～80keV，在第一掺杂区的上方形成第二导电类型的第二掺杂区；最后采用快速退火工艺或炉管热退火工艺进行注入离子激活及扩散；步骤七、采用光刻工艺，形成第三光刻胶层，利用第三光刻胶层掩蔽，采用离子注入工艺，离子注入能量为20keV～80keV，在第二掺杂区的上方形成第一导电类型的第三掺杂区，去除第三光刻胶层；步骤八、先采用干法刻蚀工艺均匀刻蚀去除裸露在最外层的栅氧化层，刻蚀厚度大于栅氧化层的厚度；利用保留是SiO2层、场氧化层作为掩蔽膜，采用硅沟槽刻蚀工艺，刻蚀出硅沟槽，刻蚀出的硅沟槽分别为原胞沟槽、原胞大沟槽、延展沟槽、截止沟槽；步骤九、先采用CVD工艺，在刻蚀出的硅沟槽侧壁及最外表面，均匀淀积一层的无掺杂的二氧化硅外层；再采用CVD工艺，在硅沟槽侧壁表面及最外表面，均匀淀积原位掺杂的第一导电类型多晶硅填充层，多晶硅填充层把沟槽内部填充满；利用二氧化硅外层形成自掩蔽，采用干法刻蚀工艺进行多晶硅回刻，将位于第一掺杂区上方的本步骤所淀积多晶硅填充层去除；步骤十、采用光刻工艺，形成第四光刻胶层，实现自原胞大沟槽中心向靠近延展沟槽侧的区域掩蔽，同时，掩蔽延展沟槽以及截止沟槽；利用各向同性的湿法腐蚀或干法刻蚀工艺去除非掩蔽区的二氧化硅外层、SiO2层；完成后去除第四光刻胶层；步骤十一、采用快速退火工艺或炉管热退火工艺对第三掺杂区、原位掺杂的多晶硅填充层掺杂杂质进行激活激活；步本文档来自技高网...

【技术保护点】
1.一种MOS结构沟槽二极管器件，包括从下至上依次设置的第一导电类型的硅衬底、第一导电类型的外延层，其特征在于，所述外延层上开设有从左至右依次排布至少两个原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽，原胞沟槽的宽度小于原胞大沟槽的宽度；/n所述原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽内侧壁依次设有二氧化硅外层以及多晶硅填充层；/n所述外延层上位于相邻的两个原胞沟槽之间以及原胞沟槽与原胞大沟槽之间的区域设有栅氧化层，所述栅氧化层的上方设有第一导电类型的多晶硅层；/n所述原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽的顶部左右两侧设置有第二导电类型的第一掺杂区以及第二掺杂区；所述第二掺杂区位于第一掺杂区的上方；/n所述原胞沟槽顶部的左右两侧以及所述原胞大沟槽靠近原胞沟槽侧设置有第一导电类型的第三掺杂区，所述第三掺杂区位于所述第二掺杂区的上方；/n所述外延层上位于所述原胞大沟槽右方的区域设有场氧化层；/n还包括左右设置的第一金属层以及第二金属层，所述第一金属层位于所述原胞沟槽、原胞大沟槽以及延展沟槽的上方，所述第一金属层与所述原胞沟槽、原胞大沟槽以及延展沟槽的多晶硅填充层短接，且所述第一金属层与第二掺杂区、第三掺杂区以及多晶硅层短接；/n所述第二金属层位于所述截止沟槽的上方，所述第二金属层与所述截止沟槽的多晶硅填充层短接；/n所述第一金属层与所述第二金属层均通过二氧化硅外层与场氧化层分隔。/n...

【技术特征摘要】
1.一种MOS结构沟槽二极管器件，包括从下至上依次设置的第一导电类型的硅衬底、第一导电类型的外延层，其特征在于，所述外延层上开设有从左至右依次排布至少两个原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽，原胞沟槽的宽度小于原胞大沟槽的宽度；
所述原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽内侧壁依次设有二氧化硅外层以及多晶硅填充层；
所述外延层上位于相邻的两个原胞沟槽之间以及原胞沟槽与原胞大沟槽之间的区域设有栅氧化层，所述栅氧化层的上方设有第一导电类型的多晶硅层；
所述原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽的顶部左右两侧设置有第二导电类型的第一掺杂区以及第二掺杂区；所述第二掺杂区位于第一掺杂区的上方；
所述原胞沟槽顶部的左右两侧以及所述原胞大沟槽靠近原胞沟槽侧设置有第一导电类型的第三掺杂区，所述第三掺杂区位于所述第二掺杂区的上方；
所述外延层上位于所述原胞大沟槽右方的区域设有场氧化层；
还包括左右设置的第一金属层以及第二金属层，所述第一金属层位于所述原胞沟槽、原胞大沟槽以及延展沟槽的上方，所述第一金属层与所述原胞沟槽、原胞大沟槽以及延展沟槽的多晶硅填充层短接，且所述第一金属层与第二掺杂区、第三掺杂区以及多晶硅层短接；
所述第二金属层位于所述截止沟槽的上方，所述第二金属层与所述截止沟槽的多晶硅填充层短接；
所述第一金属层与所述第二金属层均通过二氧化硅外层与场氧化层分隔。


2.根据权利要求1所述的一种MOS结构沟槽二极管器件，其特征在于：所有的硅沟槽的深度为1.5μm～4.0μm。


3.根据权利要求1所述的一种MOS结构沟槽二极管器件，其特征在于：所述原胞沟槽的宽度为0.5μm～1.0μm；
所述原胞大沟槽的宽度为0.8μm～1.2μm；
所述延展沟槽的宽度为0.5μm～1.0μm；
所述截止沟槽的宽度在0.5μm～1.2μm。


4.根据权利要求3所述的一种MOS结构沟槽二极管器件，其特征在于：第一导电类型为P型时，第二导电类型为N型；
或者，第一导电类型为N型时，第二导电类型为P型。


5.根据权利要求1所述的一种MOS结构沟槽二极管器件，其特征在于：相邻原胞沟槽的沟槽中心距离在1.5μm～4.0μm。


6.根据权利要求1至5中任意一项所述的一种MOS结构沟槽二极管器件的制造方法，其特征在于：步骤一，在第一导电类型的硅衬底上生长第一导电类型的外延层，在所述外延层上采用热氧化工艺生长场氧化层；
步骤二，所述场氧化层上涂敷第一光刻胶层，对第一光刻胶层进行曝光和显影形成图形，用干法蚀刻在场氧化层上形成第一工艺窗口，实现外延层的局部裸露，去除第一光刻胶层；
步骤三，采用热氧化工艺在所述外延层的裸露处生长出栅氧化层；
之后采用CVD工艺在最外层上沉积原位掺杂的第一导电类型多晶硅层，所述多晶硅层上采用CVD工艺沉积无掺杂的SiO2层，在所述SiO2层上淀积第二光刻胶层；
步骤四，采用光刻工艺形成在第二光刻胶层上形成光刻胶图形，干法刻蚀工艺逐步刻蚀SiO2层以及多晶硅层，保留第二光刻胶层；
步骤五，利用保留的第二光刻胶层、场氧化层作为掩蔽膜，采用离子注入工艺...

【专利技术属性】
技术研发人员：陈晓伦，韩笑，朱涛，鞠柯，孟军，徐励远，
申请(专利权)人：江阴新顺微电子有限公司，
类型：发明
国别省市：江苏;32