PNP型低BV制造技术

一种PNP型低BV

【技术实现步骤摘要】
PNP型低BVEBO达林顿三极管器件结构及制造方法
本专利技术属于集成电路或分立器件制造
，特别是涉及一种PNP型低BVEBO达林顿三极管器件结构及其制造方法。
技术介绍
根据市场的需求开发的PNP型低BVEBO达林顿三极管产品主要作为音响功放用的放大对管使用，这类应用的功放电路的拓扑结构都是甲乙类放大器为主，此类型的放大器，为了获得更好的线性，一般都倾向于采用具备高β的达林顿晶体管。在甲乙类放大器中，比较容易产生交越失真，导致谐波丢失。为了减小交越失真，就要求晶体管产品的各项参数需要适应用户的主流电路结构和参数。而BVEBO参数会影响到电路取样，当晶体管的参数温度变化与取样产品的温度变化不同步时，就容易导致交越失真，而用于甲乙类功放的晶体管的耐压通常比较高，放大较大，因此通常匹配的工艺使得基区浓度偏单，结深偏深，最终导致BVEBO都是一般都在15V以上。从经验来看，当晶体管的BVEBO在12V左右时，交越失真较小。
技术实现思路
本专利技术的目的是为了降低达林顿晶体管的BVEBO，减小在音响功放电路上使用时的交越失真，提供一种PNP型低BVEBO达林顿三极管器件结构及其制造方法，获得高可靠性、高安全性的三极管。本专利技术是通过下述技术方案来解决上述技术问题的：本专利技术提供一种PNP型低BVEBO达林顿三极管器件结构，其特点在于，其包括重型掺硼掺杂衬底作为的基准片，在所述重型掺硼掺杂衬底之上外延一层同种掺杂类型但是掺杂总量仅占重型掺硼掺杂衬底的掺杂量的5％～15％的P型高电阻率的轻掺厚外延层，在所述轻掺厚外延层上采用高温扩散的方式形成两个圆柱形的N型基区有源区，分别作为T1管和T2管的基区，在两个所述N型基区有源区的顶部分别采用相同的窗口再次进行N型重掺杂，并且进行氧化扩散以形成N+型区域和隔离氧化层，通过光刻和扩散方法在N+型区域内形成重掺的P型发射区，同时在划片区域内和T1管、T2管间隔区域内形成保护环，并且在表面LPCVD方法淀积一层二氧化硅作为铝下隔离介质和保护层，在N+型区域和P型发射区内部开出用于金属引线的接触孔，在接触孔的上部采用蒸发的方式淀积一层金属作为芯片与成品管的连接层，连接层将T1管与T2管串联起来，在连接层的上部采用聚酰亚胺光刻胶形成保护层，并且留有锯片和封装球焊用的PAD区。较佳地，所述重型掺硼掺杂衬底的电阻率为0.006-0.009欧姆每厘米。较佳地，所述轻掺厚外延层厚度是15～50微米。本专利技术还提供一种PNP型低BVEBO达林顿三极管器件结构的制造方法，其特点在于，其包括以下步骤：步骤一、在重型掺硼掺杂衬底之上外延一层同种掺杂类型但是掺杂总量仅占重型掺硼掺杂衬底的掺杂量的5％～15％的P型高电阻率的轻掺厚外延层，用高温氧化的方法热氧化生长一层厚度等于0.9～1.1微米的二氧化硅层用于后续T1、T2管源区掺杂、阻挡用的隔离氧化层，并依次采用负性光刻胶、接触式曝光、湿法腐蚀的方法形成用于T1、T2管的窗口；步骤二、采用高温氧化的方法在T1、T2管的窗口内形成一层厚度小于1000埃的氧化层作为注入的损伤阻挡层，利用隔离氧化层在T1、T2管的窗口内注入N型轻掺杂质，并且进行高温的氧化扩散，形成T1、T2管的基区有源区，并且具备一定的结深；步骤三、采用湿法腐蚀的方法将厚度小于1000埃的氧化层去除，依旧保留隔离氧化层，漏出N型基区有源区的窗口，在N型基区有源区的窗口内再次注入N型重掺杂质，注入完成后通过扩散氧化的方法形成一定的扩散深度以形成N+型区域，并增加隔离氧化层的厚度；步骤四、采用负性光刻的方式在N+型区域的内部分别形成T1、T2管的发射极的掺杂窗口，在T1管与T2管的间隔区域形成保护环窗口，同时形成划片区域的窗口，采用液态硼源的掺杂方法，对掺杂窗口、保护环窗口和划片区域窗口内进行硼的恒定掺杂，掺杂完成后，采用低压淀积的方法在表面淀积一层二氧化硅作为铝下隔离和保护层；步骤五、采用负性光刻的方式，分别在划片区域、N+型区域、P型发射区形成引线孔，随后在芯片表面淀积金属作为各区的引线，并对各区之间的金属进行去除，形成T1、T2管的串联，以及管芯内部基区、发射区的各自互联；步骤六、在金属层的上部涂布一层聚酰亚胺光刻胶，并用光刻的方式刻蚀出划片槽和封装球焊的PAD区。较佳地，所述重型掺硼掺杂衬底的电阻率为0.006～0.009欧姆每厘米。较佳地，所述轻掺厚外延层厚度是15～50微米。较佳地，步骤二中的结深8～14微米。较佳地，步骤三中扩散深度在4微米。在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本专利技术各较佳实例。本专利技术的积极进步效果在于：通过本专利技术结构来控制达林顿晶体管的BVEBO，将BVEBO典型值控制在12V。本专利技术在不另外增加光刻次数的基础上，通过湿法腐蚀方法只去除窗口内的氧化层，漏出无氧化层的窗口，再直接进行掺杂即可，工艺简单、易于实现。附图说明图1为本专利技术较佳实施例的PNP型低BVEBO达林顿三极管器件结构的结构示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，本实施例提供一种PNP型低BVEBO达林顿三极管器件结构，其包括电阻率为0.006-0.009的重型掺硼掺杂衬底1作为的基准片，在所述重型掺硼掺杂衬底1之上外延一层同种掺杂类型但是掺杂总量仅占重型掺硼掺杂衬底的掺杂量的5％～15％的P型高电阻率的轻掺厚外延层2，所述轻掺厚外延层2厚度是15～50微米，在所述轻掺厚外延层2上采用高温扩散的方式形成两个圆柱形的N型基区有源区4，分别作为T1管和T2管的基区，在两个所述N型基区有源区4的顶部分别采用相同的窗口再次进行N型重掺杂，并且进行氧化扩散以形成N+型区域5和隔离氧化层6，通过光刻和扩散方法在N+型区域5内形成重掺的P型发射区7，同时在划片区域3内和T1管、T2管间隔区域内形成保护环11，并且在表面淀积一层LP二氧化硅作为铝下隔离和保护层8，在N+型区域5和P型发射区7内部开出用于金属引线的接触孔，在接触孔的上部采用蒸发的方式淀积一层金属作为芯片与成品管的连接层9，连接层将T1管与T2管串联起来，在连接层的上部采用聚酰亚胺光刻胶形成保护层10，并且留有锯片和封装球焊用的PAD区。本实施例还提供一种PNP型低BVEBO达林顿三极管器件结构的制造方法，其包括以下步骤：步骤一、在电阻率为0.006～0.009的重型掺硼掺杂衬底1之上外延一层同种掺杂类型但是掺杂总量仅占重型掺硼掺杂衬底的掺杂量的5％～15％的P型高电阻率的轻掺厚外延层2，轻掺厚外延层厚度是15～50微米，用高温氧化的方法热氧化生长本文档来自技高网...

【技术保护点】
1.一种PNP型低BV

【技术特征摘要】
1.一种PNP型低BVEBO达林顿三极管器件结构，其特征在于，其包括重型掺硼掺杂衬底作为的基准片，在所述重型掺硼掺杂衬底之上外延一层同种掺杂类型但是掺杂总量仅占重型掺硼掺杂衬底的掺杂量的5％～15％的P型高电阻率的轻掺厚外延层，在所述轻掺厚外延层上采用高温扩散的方式形成两个圆柱形的N型基区有源区，分别作为T1管和T2管的基区，在两个所述N型基区有源区的顶部分别采用相同的窗口再次进行N型重掺杂，并且进行氧化扩散以形成N+型区域和隔离氧化层，通过光刻和扩散方法在N+型区域内形成重掺的P型发射区，同时在划片区域内和T1管、T2管间隔区域内形成保护环，并且在表面使用LPCVD的方法淀积一层二氧化硅作为铝下隔离介质和保护层，在N+型区域和P型发射区内部开出用于金属引线的接触孔，在接触孔的上部采用蒸发的方式淀积一层金属作为芯片与成品管的连接层，连接层将T1管与T2管串联起来，在连接层的上部采用聚酰亚胺光刻胶形成保护层，并且留有锯片和封装球焊用的PAD区。


2.如权利要求1所述的PNP型低BVEBO达林顿三极管器件结构，其特征在于，所述重型掺硼掺杂衬底的电阻率为0.006-0.009欧姆每厘米。


3.如权利要求1所述的PNP型低BVEBO达林顿三极管器件结构，其特征在于，所述轻掺厚外延层厚度是15～50微米。


4.一种PNP型低BVEBO达林顿三极管器件结构的制造方法，其特征在于，其包括以下步骤：
步骤一、在重型掺硼掺杂衬底之上外延一层同种掺杂类型但是掺杂总量仅占重型掺硼掺杂衬底的掺杂量的5％～15％的P型高电阻率的轻掺厚外延层，用高温氧化的方法热氧化生长一层厚度等于0.9～1.1微米的二氧化硅层用于后续T1、T2管源区掺杂、阻挡用的隔离氧化层，并依次采用负性光刻胶、接触式曝光、湿法腐蚀的方法形成用于T1、T2管的窗口；
步骤二、采用高温氧化的方法在T1、T2管的窗...

【专利技术属性】
技术研发人员：许柏松，沈晓东，徐永斌，叶新民，沈峰，
申请(专利权)人：江阴新顺微电子有限公司，
类型：发明
国别省市：江苏;32