【技术实现步骤摘要】
本专利技术涉及半导体技术，特别涉及一种。
技术介绍
为了控制短沟道效应，更小的尺寸器件进一步要求提高栅极电容。这能够通过不 断减小栅氧化层的厚度而实现，但随之而来的是栅极漏电流的提升。尤其当二氧化硅作为 栅氧化层，厚度低于1纳米时，漏电流就变得无法忍受了。解决上述问题的有效方法就是使 用高介电常数绝缘材料取代二氧化硅，高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化 合物、铪氧化物等，介电常数一般都大于15，采用这种材料能够进一步提高栅电容，同时栅 极漏电流又能够得到明显的改善。对于相同的栅氧化层厚度，采用金属栅极取代多晶硅栅 极，也就是说，将高介电常数绝缘材料与金属栅极搭配，栅极漏电流将会减少几个数量级， 而且用金属栅极取代多晶硅栅极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。下面对基于高介电常数绝缘材料的栅氧化层与金属栅极的半导体器件的制作方 法进行详细介绍。半导体器件制作是指在衬底上执行一系列复杂的化学或物理操作，以形成半导体 器件的过程。图1 图12为现有技术中的过程剖面示意图，该方法 主要包括步骤101，参见图1，提供一衬底，在衬底上形成N阱、P阱...
【技术保护点】
一种半导体器件的制作方法，该方法包括：在衬底内形成用于隔离有源区的浅沟槽隔离区ＳＴＩ，并在有源区分别形成Ｎ型金属氧化物半导体ＮＭＯＳ管、Ｐ型金属氧化物半导体ＰＭＯＳ管的多晶硅栅极后，在ＮＭＯＳ管和ＰＭＯＳ管的多晶硅栅极两侧的衬底上进行轻掺杂漏ＬＤＤ注入；形成ＮＭＯＳ管和ＰＭＯＳ管的多晶硅栅极的侧壁层；分别在ＮＭＯＳ管和ＰＭＯＳ管的侧壁层两侧的半导体衬底上进行离子注入，形成ＮＭＯＳ管和ＰＭＯＳ管的漏极和源极；在衬底表面沉积介质层，并采用化学机械研磨工艺ＣＭＰ将介质层研磨至多晶硅栅极的表面，其特征在于，该方法还包括：对ＮＭＯＳ管的多晶硅栅极注入Ｎ型离子或锗Ｇｅ离子；同时对ＮＭＯ...
【技术特征摘要】
【专利技术属性】
技术研发人员：唐兆云，宁先捷，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。