晶体管的形成方法技术

本发明专利技术揭露了一种晶体管的形成方法，该方法包括：提供形成有栅极的半导体衬底；以所述栅极为掩膜，进行第一离子注入工艺，以在该栅极两侧的半导体衬底中形成轻掺杂区域；进行第一快速退火工艺；在所述栅极侧壁上形成侧墙；以所述栅极和所述侧墙为掩膜，进行第二离子注入工艺；以所述栅极和所述侧墙为掩膜，进行第三离子注入工艺，在所述侧墙两侧的半导体衬底中形成源极区和漏极区，所述第二离子注入工艺的注入能量大于第三离子注入工艺的注入能量；进行第二快速退火工艺。本发明专利技术加大了源极和漏极与半导体衬底中掺杂阱之间形成的PN结的耗尽宽度，降低了晶体管的结电容。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，特别是涉及一种。
技术介绍
随着集成电路制造技术的不断进步，半导体器件的集成度越来越高，栅极的线宽 越来越小，栅极下面的导电沟道的长度也不断的减小，要求源极和漏极相应的变浅。目前的 工艺水平要求半导体器件的源极和漏极结的深度小于1000埃，而且最终可能要求结的深 度在200埃或者更小的数量级，当前源极和漏极几乎都是以离子注入工艺来进行掺杂形成 的。因此，如何以毫微米的工艺技术制造金属_氧化物_半导体(MOS)晶体管的源极和漏 极，是目前和未来离子注入技术的发展方向。现有技术中，为了形成P+/N型和N+/P型超浅结，通过在具有栅极的半导体衬底上 沉积一层氮化硅层作为一个缓冲层，然后再向半导体衬底中的掺杂阱内进行离子注入，以 克服现有技术的低能注入的困难。在专利号为6624014的美国专利中，还可以发现更多与 上述技术方案有关的信息。为抑制由于导电沟道长度的减小引起的源极和漏极之间漏电流的产生，现有技术 还公开了另一种形成超浅结的方法，即引入了轻掺杂漏极(Light DopedDrain,LDD)注入工 艺。也就是说，在形成MOS晶体管的源极和漏极工艺本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，包括：提供形成有栅极的半导体衬底；以所述栅极为掩膜，进行第一离子注入工艺，以在该栅极两侧的半导体衬底中形成轻掺杂区域；进行第一快速退火工艺；在所述栅极侧壁上形成侧墙；以所述栅极和所述侧墙为掩膜，进行第二离子注入工艺；以所述栅极和所述侧墙为掩膜，进行第三离子注入工艺，在所述侧墙两侧的半导体衬底中形成源极区和漏极区，所述第二离子注入工艺的注入能量大于第三离子注入工艺的注入能量；进行第二快速退火工艺。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨勇胜，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31