横向双扩散金属氧化物半导体晶体管及其制造方法技术

本发明专利技术涉及一种横向双扩散金属氧化物半导体晶体管及其制造方法。所述横向双扩散金属氧化物半导体晶体管包括衬底，第一沟槽，第二沟槽，深N型阱，第一N型阱，第二N型阱，P型阱，栅极区域，源极区域和漏极区域。本发明专利技术提供的横向双扩散金属氧化物半导体晶体管，可以在不增加栅极区域宽度的情况下有效地提高击穿电压，延长LDMOS的寿命，改进LDMOS的性能；并且，对称的结构使得源极区域和漏极区域可以互换，这不但提高了晶体管的性能，而且易于电路设计；最后，可以在不增大栅极区域尺寸的情况下降低漏极区域与栅极区域之间发生击穿的可能性，因此延长了晶体管的寿命。

【技术实现步骤摘要】

本专利技术涉及半导体晶体管及其制造方法，更具体地，本专利技术涉及一种横向双扩散金属氧化物半导体(Lateral double diffusion Metal Oxide Silicon, LDMOS)晶体管及其制造方法。
技术介绍
半导体晶体管有时需要在超过正常工作环境的工作电压(例如，大于Mkv)下工作或不被击穿。由于横向双扩散金属氧化物半导体晶体管(LDM0Q是一种具有较高击穿电压的半导体晶体管，因此在这方面得到了越来越广泛的应用。LDMOS除具有工作电压高、工艺相对简单、易于与其他工艺兼容的优点之外，还具有优异的高功率、增益和线性等特点。现有技术中一种常见的LDMOS晶体管包括形成在衬底上的深N型阱，第一 N型阱， 第二 N型阱，形成在深N型阱、第一 N型阱和第二 N型阱之间的P型阱，栅极区域，源极区域以及形成在轻掺杂区域中的漏极区域，其中，源极区域和漏极区域均形成在P型阱中，或分别形成在P型阱和N型阱中。由于在漏极区域周围形成有轻掺杂区域，而源极区域周围没有该区域，所以晶体管在结构上不对称，使得源极区域和漏极区域不能互换，而且其击穿电压相对较低，这些不仅影响了 LDMOS晶体管的整体性能，而且阻碍了电路的整合设计。针对上述不足，可以在制造源极区域时也形成轻掺杂区域，这样能够保证LDMOS晶体管具有较高的击穿电压，同时使得LDMOS晶体管在结构上对称。但上述结构也存在一些缺点。第一，源极区域和漏极区域均在P型阱或分别在P 型阱和N型阱中形成，仍然无法获得较高的击穿电压；第二，随着半导体技术的发展，半导体晶体管的尺寸越来越小，栅极区域与衬底之间的栅氧化层也越来越薄，因此，当向漏极区域施加高电压时，该高电压有可能穿过栅氧化层与栅极区域接通使得漏极区域与栅极区域之间的电压过高发生击穿，导致晶体管损坏。因此，有必要对现有的LDMOS晶体管结构进行改进，以实质性地提高其击穿电压， 防止由高电压导致的漏极区域与栅极区域之间的击穿，从而改善其在正常或非正常工作电压下的稳定性。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对上述现有技术中的击穿电压较低的问题，本专利技术提供了一种横向双扩散金属氧化物半导体晶体管的制造方法，包括a)提供衬底；b)在所述衬底的表面实施浅沟槽隔离工艺形成第一沟槽和与所述第一沟槽平行且间隔一定距离的第二沟槽；C)在所述衬底中掺杂形成深N型阱，所述深N型阱包围所述第一沟槽和所述第二沟槽；d)在所述衬底中掺杂形成包围所述第一沟槽的第一 N型阱，并在所述衬底中掺杂形成包围所述第二沟槽的第二 N型阱，其中，所述第一 N型阱与所述第二 N型阱之间的距离小于所述第一沟槽与所述第二沟槽之间的距离，且所述第一 N型阱和所述第二 N型阱均比所述深N型阱浅；e)在所述第一 N型阱和所述第二 N型阱之间掺杂形成比所述第一 N型阱和所述第二 N型阱深但比所述深N型阱浅的P型阱，且所述P型阱与两侧的所述第一 N型阱和所述第二 N型阱以及下方的所述深N型阱分别形成pn结；f)在所述P型阱的上方制造栅极区域，使所述栅极区域覆盖所述第一沟槽的一部分、所述第二沟槽的一部分、所述第一 N型阱的一部分、所述第二 N型阱的一部分和所述P 型阱，并且所述栅极区域的宽度小于所述第一沟槽和所述第二沟槽最外侧之间的距离；g)在所述第一 N型阱中，在所述第一沟槽的最外侧形成源极区域；和h)在所述第二 N型阱中，在所述第二沟槽的最外侧形成漏极区域。进一步地，所述晶体管相对于所述栅极区域的宽度的中心线左右对称。进一步地，所述P型阱与所述第一沟槽之间的距离至少为5nm。进一步地，所述P型阱与所述第一沟槽之间的距离为5nm 50nm。进一步地，所述P型阱与所述第二沟槽之间的距离至少为5nm。进一步地，所述P型阱与所述第二沟槽之间的距离为5nm 50nm。本专利技术还提供了一种横向双扩散金属氧化物半导体晶体管，包括衬底；第一沟槽，所述第一沟槽位于所述衬底的表面；第二沟槽，所述第二沟槽位于所述衬底的表面，其中，所述第二沟槽与所述第一沟槽平行且二者之间间隔一定距离；深N型阱，所述深N型阱包围所述第一沟槽和所述第二沟槽；第一 N型阱，所述第一 N型阱包围所述第一沟槽，且所述第一 N型阱比所述深N型阱浅；第二 N型阱，所述第二 N型阱包围所述第二沟槽，且所述第二 N型阱比所述深N型阱浅，所述第二 N型阱与所述第一 N型阱之间的距离小于所述第一沟槽与所述第二沟槽之间的距离；P型阱，所述P型阱在所述第一 N型阱和所述第二 N型阱之间且与所述第一 N型阱、所述第二 N型阱和所述深N型阱分别形成pn结，其中，所述P型阱比所述第一 N型阱和所述第二 N型阱深但比所述深N型阱浅；栅极区域，所述栅极区域位于所述衬底的上方，并覆盖所述第一沟槽的一部分、所述第二沟槽的一部分、所述第一 N型阱的一部分、所述第二 N型阱的一部分和所述P型阱， 且所述栅极区域的宽度小于所述第一沟槽和所述第二沟槽最外侧之间的距离；源极区域，所述源极区域在所述第一 N型阱中，且位于所述第一沟槽的外侧；和漏极区域，所述漏极区域在所述第二 N型阱中，且位于所述第二沟槽的外侧。进一步地，所述晶体管相对于所述栅极区域的宽度的中心线左右对称。进一步地，所述P型阱与所述第一沟槽之间的距离至少为5nm。进一步地，所述P型阱与所述第一沟槽之间的距离为5nm 50nm。进一步地，所述P型阱与所述第二沟槽之间的距离至少为5nm。进一步地，所述P型阱与所述第二沟槽之间的距离为5nm 50nm。因此，本专利技术提供的LDM0S，由于形成有第一沟槽和第二沟槽、且二者均与P型阱之间存在一定间距、以及源极区域和漏极区域均在N型阱中形成，因此在不增加栅极区域宽度的情况下有效地提高了击穿电压，延长了 LDMOS的寿命，改进了 LDMOS的性能；第二，在优选的情况下，对称的结构使得源极区域和漏极区域可以互换，这不但提高了晶体管的性能，而且易于电路设计；第三，由于第二沟槽的存在，保证了栅极区域与漏极区域之间很好的绝缘，这样也在不增大栅极区域尺寸的情况下降低了漏极区域与栅极区域之间发生击穿的可能性，因此延长了晶体管的寿命。另外，本专利技术提供的LDMOS的制造方法简单易行，不需要耗费过多的人力和物力，可以以较低的生产成本获得性能显著改善的LDM0S。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中，图1所示为根据本专利技术一个方面的制造LDMOS晶体管的方法流程图；图2A至2F所示为根据本专利技术一个方面的制造LDMOS晶体管的剖面结构示意图；图3所示为根据本专利技术的方法制造出的LDMOS晶体管的示意图。具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本专利技术，将在下列的描述中提本文档来自技高网...

【技术保护点】
１．一种横向双扩散金属氧化物半导体晶体管的制造方法，包括：ａ）提供衬底；ｂ）在所述衬底的表面实施浅沟槽隔离工艺形成第一沟槽和与所述第一沟槽平行且间隔一定距离的第二沟槽；ｃ）在所述衬底中掺杂形成深Ｎ型阱，所述深Ｎ型阱包围所述第一沟槽和所述第二沟槽；ｄ）在所述衬底中掺杂形成包围所述第一沟槽的第一Ｎ型阱，并在所述衬底中掺杂形成包围所述第二沟槽的第二Ｎ型阱，其中，所述第一Ｎ型阱与所述第二Ｎ型阱之间的距离小于所述第一沟槽与所述第二沟槽之间的距离，且所述第一Ｎ型阱和所述第二Ｎ型阱均比所述深Ｎ型阱浅；ｅ）在所述第一Ｎ型阱和所述第二Ｎ型阱之间掺杂形成比所述第一Ｎ型阱和所述第二Ｎ型阱深但比所述深Ｎ型阱浅的Ｐ型阱，且所述Ｐ型阱与两侧的所述第一Ｎ型阱和所述第二Ｎ型阱以及下方的所述深Ｎ型阱分别形成ｐｎ结；ｆ）在所述Ｐ型阱的上方制造栅极区域，使所述栅极区域覆盖所述第一沟槽的一部分、所述第二沟槽的一部分、所述第一Ｎ型阱的一部分、所述第二Ｎ型阱的一部分和所述Ｐ型阱，并且所述栅极区域的宽度小于所述第一沟槽和所述第二沟槽最外侧之间的距离；ｇ）在所述第一Ｎ型阱中，在所述第一沟槽的最外侧形成源极区域；和ｈ）在所述第二Ｎ型阱中，在所述第二沟槽的最外侧形成漏极区域。...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘金华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31