本发明专利技术提供了功率沟槽式MOS场效应管制作工艺，增加制作出的功率沟槽式MOS场效应管的栅氧化层底部拐角处及底部的厚度，降低泄漏电流，提高器件性能。本发明专利技术提供的一种功率沟槽式MOS场效应管制作工艺流程中，采用氧化速率受晶向影响较小或不受其影响的工艺制作栅氧化层，降低不同晶向上栅氧化层厚度的差异，提高栅氧化层质量，降低制作出的功率沟槽式MOS场效应管泄漏电流，提高器件性能。
【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及功率沟槽式金属氧化物半导体场效应晶体管(MOS)制作工艺。
技术介绍
功率沟槽式MOS场效应管是在平面式MOS场效应管基础上发展起来的新型功率 MOS管，具备导通电阻小、饱和电压低、开关速度快、沟道密度高、芯片尺寸小等优点，是中低压功率MOS场效应管发展的主流，所述中低压范围通常为20V 300V之间。图1为现有一种沟槽式功率MOS场效应管的剖面结构示意图。该沟槽式功率MOS 场效应管10在N+硅衬底11上生长有一层N—外延层110，电子由源端12经沟道13从衬底 11流出，漏极14从衬底11底面的金属层引出。多晶硅栅15位于沟槽16中，在多晶硅栅 15侧面及底面包围有栅氧化层17，用于将多晶硅栅15隔离。通常图1所示沟槽式功率MOS场效应管的制作工艺流程包括步骤al，提供硅衬底；步骤a2，在硅衬底上生长外延层；步骤a3，在外延层表面生长硬掩膜氧化层，通过光刻，界定出沟槽腐蚀区域，并进行硬掩膜氧化层腐蚀；步骤a4，基于硬掩膜氧化层进行深沟槽刻蚀，形成牺牲氧化层，再将牺牲氧化层去除；步骤a5，通过热氧化工艺，在常压氧化炉中生长栅氧化层；步骤a6，在栅氧化层表面垫积导电多晶硅；步骤a7，通过光刻，界定出导电多晶硅刻蚀区域，进行多晶硅刻蚀；步骤a7，在整个半导体硅片表面进行P型杂质离子注入，并进行推阱形成P—阱；步骤a8，通过光刻，界定出源极区域，进行N型杂质离子注入，并进行推阱形成 N—区；步骤a9，于整个半导体硅片表面垫积介质层；步骤alO，通过光刻，界定出接触孔区域，并进行氧化层刻蚀；步骤all，垫积金属层，通过光刻，定义出刻蚀区域，进行金属刻蚀。上述步骤a5中，热氧化工艺制作栅氧化层时，氧化速率由线性速率常数及抛物线速率常数确定，由于多晶硅不同晶向上的线性速率常数不同，因此不同晶向上氧化速率差别较大，导致在相同氧化时间内，氧化速率小的晶向上栅氧化层厚度将地域氧化速率大的晶向上的栅氧化层厚度，在上述沟槽式功率MOS场效应管制作中，则表现出栅氧化层底部及底部拐角处的厚度大幅度低于栅氧化层侧壁厚度的问题，这使得采用上述工艺制作出的功率沟槽式MOS场效应管泄漏电流较大，降低了器件性能
技术实现思路
本专利技术提供了功率沟槽式MOS场效应管制作工艺，增加制作出的功率沟槽式MOS 场效应管的栅氧化层底部拐角处及底部的厚度，降低泄漏电流，提高器件性能。本专利技术提供的一种功率沟槽式MOS场效应管制作工艺流程中，采用氧化速率受晶向影响较小或不受其影响的工艺制作栅氧化层，降低不同晶向上栅氧化层厚度的差异，提高栅氧化层质量，降低制作出的功率沟槽式MOS场效应管泄漏电流，提高器件性能。氧化速率受晶向影响较小或不受其影响的工艺有多种，例如各类化学气相沉积工艺(CVD)工艺。采用CVD工艺沉积功率沟槽式MOS场效应管的栅氧化层，由于栅氧化层是气体在沟槽侧壁和底部表面沉积出氧化层，而非与沉底化学反应生成氧化层，因此其厚度与沉积时间正比，与沟槽侧壁和底部表面材料即硅衬底材料的晶向无关或关联度低，因此沉积出来的栅氧化层均勻性高。本专利技术提供的功率沟槽式MOS场效应管制作工艺流程中，在制作栅氧化层时，可以采用多种CVD工艺，例如低压CVD(LP CVD)工艺和等离子增强CVD(PECVD)工艺等。本专利技术尤其提供的功率沟槽式MOS场效应管制作工艺流程中，在制作栅氧化层时，可以采用的LP CVD工艺包括高温热氧化(HTO)沉积工艺等。附图说明图1为现有一种沟槽式功率MOS场效应管的剖面结构示意图；图2 图7为本专利技术实施例中沟槽式功率MOS场效应管在各制作流程中的结构示意图。具体实施例方式下面结合说明书附图2 图7阐述本专利技术提供的技术方案。参照图2，步骤b 1，提供硅衬底20 ；参照图3，步骤1^2，在硅衬底20上生长外延层21 ；该步骤中外延层21位于硅衬底 20表面，硅衬底20的掺杂浓度高于外延层21掺杂浓度；参照图4，步骤b3，在外延层21表面生长硬掩膜氧化层22，并通过光刻，界定出沟槽腐蚀区域23，并进行硬掩膜氧化层22腐蚀；该步骤中，硬掩膜氧化层22可以有多种结构，例如二氧化硅层和氮化硅层的两层结构，氮化硅位于二氧化硅上方。硬掩膜氧化层22 较薄。参照图5，步骤b4，基于硬掩膜氧化层22进行深沟槽刻蚀，刻蚀出深沟槽M，并去除硬掩膜氧化层22。步骤沾，形成牺牲氧化层，再将牺牲氧化层去除。参照图6，步骤M，通过HTO工艺，沉积栅氧化层沈；该步骤中栅氧化层沈厚度较佳为450埃-1200埃，反应温度为720-900摄氏度，操作压力在0. I-ITorr之间，所用气体较佳为SiH2Cl2及N2O,气体反应为SiH2Cl2+2N20- > Si02+N2+2HC1。在沉积时，反应气体 SiH2Cl2及N2O分别从反应器的主气流中，借助反应气体在主气流及沟槽M表面及衬底20 表面的浓度差，以扩散的形式，扩散至沟槽M及衬底20表面；扩散至表面的反应气体分子， 一部分将吸附在沟槽M及衬底20表面，当反应气体在沟槽M表面及衬底20表面相会后， 借助沟槽M表面及衬底20表面提供的能量，将发生沉积反应，沉积形成栅氧化层沈，所述沉积反应包括上述气体间的化学反应，反应生成物在沟槽M表面及衬底20表面的运动及沉积等。当沉积反应完成后，反应的副产物及部分未参与反应的气体，将从沟槽M表面及衬底20表面解吸，流入主气流中。上述未参与反应的气体、副产物及部分解吸的生成物将由CVD设备的抽气装置或真空系统抽离。上述步骤7采用HTO工艺形成栅氧化层，实际还可以有多种替代工艺，例如温度低于400摄氏度的PECVD工艺等。参照图7，步骤b7，在栅氧化层沈表面垫积导电多晶硅27 ；并进行后续常规步骤， 通过光刻，界定出导电多晶硅刻蚀区域，进行多晶硅刻蚀；在整个半导体硅片表面进行P型杂质离子注入，并进行推阱形成P—阱；通过光刻，界定出源极区域，进行N型杂质离子注入， 并进行推阱形成N—区；于整个半导体硅片表面垫积介质层；通过光刻，界定出接触孔区域， 并进行氧化层刻蚀；以及垫积金属层，通过光刻，定义出刻蚀区域，进行金属刻蚀等工艺。显然，本领域的技术人员可以对本专利技术进行各种改动和变型而不脱离本专利技术的精神和范围。这样，倘若本专利技术的这些修改和变型属于本专利技术权利要求及其等同技术的范围之内，则本专利技术也意图包含这些改动和变型在内。权利要求1.一种功率沟槽式金属氧化物半导体场效应晶体管制作工艺，其特征在于，包括步骤提供半导体衬底； 在半导体衬底中制作出沟槽； 在沟槽表面及衬底表面制作牺牲氧化层； 去除牺牲氧化层；采用化学气相沉积工艺在沟槽表面及衬底表面沉积栅氧化层； 在栅氧化层上沉积多晶硅； 去除沟槽外的栅氧化层及多晶硅；依次掺杂形成沟道区及源掺杂区，并完成栅电极、源电极和漏电极的制作。2.如权利要求所述的制作工艺，其特征在于，所述化学气相沉积工艺为低压化学气相沉积工艺。3.如权利要求2所述的制作工艺，其特征在于，所述低压化学气相沉积工艺为高温氧化沉积工艺。4.如权利要求3所述的制作工艺，其特征在于，所述栅氧化层为450埃 1200埃、反应温度为720-900摄氏度、操作压力在0. 1托尔-1托尔之间以及反应气体为SiH2Cl2及N20。5.如权利要求本文档来自技高网...
【技术保护点】
１．一种功率沟槽式金属氧化物半导体场效应晶体管制作工艺，其特征在于，包括步骤：提供半导体衬底；在半导体衬底中制作出沟槽；在沟槽表面及衬底表面制作牺牲氧化层；去除牺牲氧化层；采用化学气相沉积工艺在沟槽表面及衬底表面沉积栅氧化层；在栅氧化层上沉积多晶硅；去除沟槽外的栅氧化层及多晶硅；依次掺杂形成沟道区及源掺杂区，并完成栅电极、源电极和漏电极的制作。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘宪周，张怡，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。