【技术实现步骤摘要】
本专利技术涉及SOI CMOS半导体集成电路
，具体涉及一种提高SOI-PMOS器件背栅阈值电压的方法。
技术介绍
SOI (Silicon-On-Insulator)技术是指在一层绝缘层(BOX)上的硅膜上制作器件和电路，它与普通的直接在半导体衬底上制造器件和电路的体硅技术的不同是器件之间实现了完全的介质隔离，所以SOI-CMOS集成电路从本质上避免了体硅CMOS电路的闩锁效应； 另外，SOI器件的短沟道效应较小，能自然形成浅结，泄露电流较小，具有优良的亚阈值特性。无闩锁、高速度、低电源电压、低功耗、抗辐照和耐高温特色的SOI-CMOS集成电路在国民经济各个部门具有非常广泛的应用前景。但是，也正是由于BOX层的缘故，使得MOSFET有了背栅的存在，背栅，背界面和背衬底都会对硅膜上的MOSFET有极大的影响。其中背栅的阈值电压是一个及其重要的电学参数，需要准确地测量和控制。背栅的存在会使BOX层之上的体区形成一个背栅沟道，如果背栅阈值电压过低， 则会在较低背栅偏压情况下出现背栅沟道的开启，形成器件的关态漏电流，增加器件的静态功耗、影响器件的性能。另外在抗辐...
【技术保护点】
１．一种提高ＳＯＩ－ＰＭＯＳ器件背栅阈值电压的方法，其特征在于，具体包括如下步骤：将ＳＯＩ－ＰＭＯＳ器件的源极、漏极、栅极均接地电位，将ＳＯＩ－ＰＭＯＳ器件的背栅极接绝对值大于８０Ｖ的负直流电压，并持续１０秒以上的时间。
【技术特征摘要】
【专利技术属性】
技术研发人员：梅博，毕津顺，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。