沟槽MOS及其形成方法技术

一种沟槽MOS及其形成方法，其中沟槽MOS包括：半导体衬底；形成在半导体衬底表面的衬垫氧化层；形成在半导体衬底内、且贯穿所述衬垫氧化层的沟槽；形成在沟槽底部和侧壁的栅氧化层；填充满所述沟槽且与衬垫氧化层齐平的多晶硅层。本发明专利技术实施例提供的沟槽MOS质量高，本发明专利技术实施例提供沟槽MOS形成方法工艺步骤且形成的沟槽MOS良率高。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种沟槽MOS及其形成方法。
技术介绍
功率金属-氧化物-半导体场效应管(P0wer M0SFET)结构由于功能上的特殊性， 在非常广阔的领域有着广泛的应用，例如，磁盘驱动，汽车电子以及功率器件等等方面。以功率器件为例，应用于功率器件的超大规模集成电路器件，其输出整流器要求能够在输入 20V电压而输出大约3. 3V电压和输入IOV电压而输出大约1. 5V电压；并且要求所述功率器件能够具有IOV至50V范围的衰竭电压。对于现有的一些器件无法满足所述需求，例如肖特基二极管(Schottky diodes)的衰竭电压范围大约在0. 5V。一种新型的器件结构，沟槽金属-氧化物-半导体场效应管 (trench-metal-oxide-silicon transistors)被提出来解决上述这个问题。在例如在中国专利公开号为CN102110687A中还能发现更多关于沟槽MOS制造的相关信息。但是，采用现有沟槽MOS形成工艺良率低、形成的沟槽MOS的性能低下。
技术实现思路
本专利技术解决的问题是提供一种良率高的沟槽MOS形成方法和性能高的沟槽M0S。为解决上述问题，本专利技术提供一种沟槽MOS形成方法，包括提供半导体衬底，所述半导体衬底表面形成有衬垫氧化层，所述衬垫氧化层表面形成有阻挡层；依次去除部分所述阻挡层、所述衬垫氧化层和所述半导体衬底，形成沟槽；在所述沟槽的底部和侧壁形成栅极氧化层；在所述阻挡层表面形成多晶硅层，且所述多晶硅层填充满所述沟槽；平坦化所述多晶硅层直至暴露出所述阻挡层；以所述阻挡层为掩膜，采用等离子体刻蚀工艺，刻蚀所述多晶硅层，直至所述多晶硅层与所述衬垫氧化层齐平；去除所述阻挡层。可选的，所述阻挡层材料为氮化硅。可选的，所述阻挡层厚度为400至1000埃。可选的，所述阻挡层厚度为500埃。可选的，所述多晶硅层形成工艺为沉积工艺。可选的，所述栅极氧化层的形成工艺为热氧化。本专利技术还提供一种沟槽M0S，包括半导体衬底；形成在半导体衬底表面的衬垫氧化层；形成在半导体衬底内、且贯穿所述衬垫氧化层的沟槽；形成在沟槽底部和侧壁的栅氧化层；填充满所述沟槽且与衬垫氧化层齐平的多晶硅层。与现有技术相比，本专利技术具有以下优点本实施例的沟槽MOS的形成方法，采用在半导体衬底表面形成阻挡层，然后先采用平坦化工艺平坦多晶硅层至暴露出阻挡层，然后采用阻挡层为掩膜，采用等离子体刻蚀工艺去除多晶硅层、直至所述多晶硅层与所述衬垫氧化层齐平；形成的沟槽MOS质量高。进一步的，所述阻挡层在平坦化多晶硅层时做作为平坦化的阻挡层，在刻蚀多晶硅层作为刻蚀掩膜层，节约工艺步骤。本实施例形成的沟槽MOS的多晶硅层与衬垫氧化层齐平，且表面形貌质量高；从而使得沟槽MOS的质量高。附图说明图1是本专利技术一实施例的沟槽MOS的形成方法流程示意图；图2是本专利技术另一实施例的沟槽MOS的形成方法流程示意图；图3至图9是本专利技术另一实施例的沟槽MOS的形成方法的过程剖面示意图。具体实施例方式现有的沟槽MOS形成工艺良率低、形成的沟槽MOS的性能低下，为此，本专利技术的专利技术人对现有的沟槽MOS形成工艺进行研究，首先提供一种沟槽MOS的形成方法，请参考图1， 包括如下步骤步骤S10，提供半导体衬底；步骤S11，采用等离子体刻蚀工艺、在所述半导体衬底内形成沟槽；步骤S12，在所述半导体衬底表面形成栅极氧化层，且所述栅极氧化层位于沟槽的底部和侧壁；步骤S13，在所述栅极氧化层表面形成多晶硅层，且所述多晶硅层填充满所述沟槽；步骤S14，采用化学机械抛光平坦化所述多晶硅层，直至暴露出所述栅极氧化层。但是，专利技术人观察到，上述的沟槽MOS的形成方法形成的沟槽MOS性能还不够好， 为此，专利技术人进一步研究发现具体在在步骤S14中的平坦化工艺为化学机械抛光工艺，而平坦化工艺通过终点控制(End-Pointing)方法来控制化学机械抛光的停止，终点控制方法很难控制精确的厚度平坦化，从而使得多晶硅层会被过抛；另一方面，化学机械抛光的均一性也不够好，对所述多晶硅层抛光时，很容易形成高低不平的表面形貌，使得后续形成的沟槽MOS性能还不够好；此外，化学机械抛光平坦化暴露出所述栅极氧化层时，很容易损伤到所述栅极氧化层，使得沟槽MOS进一步恶化性能。为此，专利技术人提供一种沟槽MOS的形成方法，请参考图2，包括如下步骤步骤S101，提供半导体衬底，所述半导体衬底表面形成有衬垫氧化层，所述衬垫氧化层表面形成有阻挡层；步骤S102，依次去除部分所述阻挡层、所述衬垫氧化层和所述半导体衬底，形成沟槽；步骤S103，在所述沟槽的底部和侧壁形成栅极氧化层；步骤S104，在所述阻挡层表面形成多晶硅层，且所述多晶硅层填充满所述沟槽；步骤S105，平坦化所述多晶硅层直至暴露出所述阻挡层；步骤S106，以所述阻挡层为掩膜，采用等离子体刻蚀工艺，刻蚀所述多晶硅层，直至所述多晶硅层与所述衬垫氧化层齐平；步骤S107，去除所述阻挡层。以下通过结合附图详细的描述沟槽MOS的形成方法的具体实施例，上述的目的和本专利技术的优点将更加清楚请参考图3，提供半导体衬底100，所述半导体衬底100表面形成有衬垫氧化层 110，所述衬垫氧化层110表面形成有阻挡层120。所述半导体衬底100可以为硅基半导体或者为绝缘体上硅(SOI)衬底，本实施例中以硅衬底为例加以示例性说明。所述衬垫氧化层110的材料为氧化硅，所述衬垫氧化层110的形成工艺为化学气相沉积或热氧化，所述衬垫氧化层110用于避免所述半导体衬底100与后续形成的阻挡层 120不匹配，从而使得整个形成工艺中应力较大，影响形成工艺的质量。所述阻挡层120的材料为氮化硅，所述阻挡层120用于在后续平坦化工艺中作为平坦化的阻挡层，且所述阻挡层120还可以作为后续刻蚀多晶硅的掩膜层；所述阻挡层120 厚度为400至1000埃，作为一实施例，所述阻挡层120厚度为500埃。请参考图4，依次去除部分所述阻挡层120、所述衬垫氧化层110和所述半导体衬底100，形成沟槽101。所述沟槽101在后续工艺中填充多晶硅层，形成沟槽MOS的栅极。所述沟槽101的形成步骤为在所述阻挡层120表面形成光刻胶图形(未图示)， 所述光刻胶图形定义出后续待形成沟槽101 ；以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺，依次刻蚀所述阻挡层120、所述衬垫氧化层110和所述半导体衬底100，形成沟槽 101。请参考图5，在所述沟槽101的底部和侧壁形成栅极氧化层130。所述栅极氧化层130的形成工艺为热氧化，对所述沟槽101的底部和侧壁的硅衬底进行热氧化工艺，形成栅极氧化层130。请参考图6，在所述阻挡层120表面和栅极氧化层130形成多晶硅层140，且所述多晶硅层140填充满所述沟槽101。所述多晶硅层140形成工艺为沉积工艺，例如为化学气相沉积。所述多晶硅层140在后续化学机械抛光和等离子体刻蚀后，形成栅极。请参考图7，平坦化所述多晶硅层140直至暴露出所述阻挡层120。所述平坦化工艺为化学机械抛光工艺，所述化学机械抛光工艺平坦化至所述阻挡层120停止，需要说明的是，由于平坦化工艺的局限性，所述化学机械抛光工艺依然会存在多晶硅层140会被过抛、抛光后的多晶硅层140形貌不好以及所述阻挡本文档来自技高网...

【技术保护点】
１．一种沟槽ＭＯＳ的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面形成有衬垫氧化层，所述衬垫氧化层表面形成有阻挡层；依次去除部分所述阻挡层、所述衬垫氧化层和所述半导体衬底，形成沟槽；在所述沟槽的底部和侧壁形成栅极氧化层；在所述阻挡层表面形成多晶硅层，且所述多晶硅层填充满所述沟槽；平坦化所述多晶硅层直至暴露出所述阻挡层；以所述阻挡层为掩膜，采用等离子体刻蚀工艺，刻蚀所述多晶硅层，直至所述多晶硅层与所述衬垫氧化层齐平；去除所述阻挡层。

【技术特征摘要】

【专利技术属性】
技术研发人员：纪登峰，肖海波，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31