一种制作相变存储器元件结构的方法技术

本发明专利技术提供了一种制作相变存储器元件结构的方法，包括：提供前端器件结构，前端器件结构具有露出表面的导电插销；在前端器件结构上形成介电层；在介电层上形成具有第一开口的绝缘层，第一开口位于导电插销的正上方；在第一开口的侧壁上形成间隙壁；以具有形成了间隙壁的第一开口的绝缘层为掩膜，刻蚀介电层，形成第二开口，露出导电插销的上表面；在第二开口中形成高度低于绝缘层的底部电极；在底部电极上形成相变层。因此，需要一种方法，既能够解决相变层图案化时可能存在的位置不精确的问题，又能够通过减小底部电极的尺寸来减小底部电极与相变层的接触面积，提高相变存储器的读写速度。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及制作相变存储器元件结构的方法。
技术介绍
相变存储器件技术是基于Ovshinsky在20世纪60年代末70年代初提出的相变薄膜层可以应用于相变存储介质的构想建立起来的，具有速度、功率、容量、可靠度、工艺整合度和成本等具竞争力的特性，为适合用来作为较高密度的独立式或嵌入式的存储器应用。 由于相变存储器件技术的独特优势，使其被认为非常有可能取代目前商业化极具竞争性的晶态存储器SRAM与动态存储器DRAM挥发性存储器、快闪存储器Flash非挥发性存储器技术，可望成为未来极具潜力的新一代半导体存储器件。相变存储器元件是利用相变材料在结晶态和非晶态的可逆性的结构转换所导致的电阻值差异来作为数据存储的机制。在进行写入、擦除或者是读取操作时，主要是利用电流脉波的控制来达成，例如，当要进行写入时，可提供一短时间(例如50纳秒)且相对较高的电流(例如0.6毫安培)，使相变层融化并快速冷却而形成非晶态。由于非晶态相变层具有较高的电阻(例如IO5-IO7欧姆)，使其在读取操作时，提供的电压相对较高。当要进行擦除时，可提供一较长时间(例如100纳秒)且相对较低的电流(例如0. 3毫安培)，使非晶态相变层因结晶作用而转换成结晶态。由于结晶态相变层具有较低的电阻(例如IO2 IO4欧)，其在读取操作时，提供的电压相对较低。据此，可进行相变存储器元件的操作。如图IA至IC所示，为传统的制作相变存储器元件结构的方法。如图IA所示，提供前端器件结构101，该前端器件结构101可以是已完成CMOS前段工艺的前端器件结构，例如包含衬底、隔离结构、电容、二极管等结构，在图中均未示出。 在前端器件结构101上形成介电层102，然后采用第一掩模板(未示出)图案化介电层102， 形成具有开口 103的介电层102。如图IB所示，在开口 103中形成底部电极材料层，然后通过例如CMP(化学机械抛光)工艺去除底部电极材料层高出介电层102的部分，形成底部电极104。如图IC所示，在介电层102和底部电极104上形成相变材料层，然后采用第二掩模板(未示出)图案化相变材料层形成位于底部电极104正上方的相变层105。接下来，完成后续的形成顶部电极等工艺，完成整个相变存储器元件结构的制作。但是，上述传统的制作相变存储器元件结构的方法，需要在图案化相变层的时候定义相变层的位置，也就是说如果相变层的位置定义不准确，出现不能完全覆盖在底部电极之上或者与底部电极完全没有接触的情况，会对相变存储器件的整体性能造成一定的影响，例如会降低半导体器件的可靠性。另外，在相变存储器件中，相变层从晶态到非晶态的转变过程需要较高的温度，一般情况下通过底部电极对相变层进行加热，顶部电极仅仅起到互连的作用，因此，底部电极对相变层的加热效果的好坏直接影响到相变存储器的读写速率。为了获得良好的加热效果，相变存储器一般采用较大的驱动电流，但是驱动电流不能无限制地上升，这是由于过大的驱动电流会造成外围驱动电路以及逻辑器件的小尺寸化困3难等问题。由于把相变材料从晶态转变为非晶态所需的电流取决于底部电极和相变层的接触表面的大小，也就是说，接触面积越小，把相变材料从晶态转变为非晶态所需的电流越小，因此通过减小底部电极的尺寸来减小底部电极与相变层的接触面积以提高接触电阻也是一种提高加热效果的方法。但是，现有的工艺往往受到光刻工艺的限制，不能形成较小尺寸的底部电极，一般情况下底部电极的直径尺寸在80 100纳米左右。因此，需要一种方法，既能够解决相变层图案化时可能存在的位置不精确的问题， 又能够通过减小底部电极的尺寸来减小底部电极与相变层的接触面积，提高相变存储器的读写速度。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术提供了，包括提供前端器件结构，所述前端器件结构具有露出表面的导电插销；在所述前端器件结构上形成介电层；在所述介电层上形成具有第一开口的绝缘层，所述第一开口位于所述导电插销的正上方；在所述第一开口的侧壁上形成间隙壁；以具有形成了所述间隙壁的第一开口的绝缘层为掩膜，刻蚀所述介电层，形成第二开口，露出所述导电插销的上表面；在所述第二开口中形成高度低于所述绝缘层的底部电极；在所述底部电极上形成相变层。优选地，所述介电层的材料为氧化物。优选地，所述绝缘层是单层结构或多层结构。优选地，所述绝缘层是氮化物层或包括氮化物层以及形成于所述氮化物层上的氧化物层。优选地，所述间隙壁的材料是氮化物。优选地，所述间隙壁的材料是氮化硅。优选地，所述底部电极的材料是多晶硅、W、TiN, TiAlN或WSi。优选地，所述相变层的高度高于所述绝缘层或与所述绝缘层的顶部齐平。根据专利技术制作的相变存储器元件结构，采用自对准的方式使相变层与底部电极之间完全对准，不会出现相变层未完全覆盖底部电极的问题，进一步地还减少了掩模板的使用，即在形成相变层时不需要再使用掩模板，减少了工艺步骤，提高了生产效率。由于掩模板的造价十分昂贵，因此还进一步减少了生产成本。并且，由于间隙壁的存在，使得最终所形成底部电极的尺寸小于传统工艺的尺寸，因此减小了底部电极与相变层的接触面积，从而使得底部电极对相变层具有良好的加热效果，提高了相变存储器的读写速度，而且两者的接触面积可以通过工艺进行调整，简单方便，易于生产制造。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中，图IA至图IC是传统的制作相变存储器元件结构的剖面示意图2A至2F是根据本专利技术一个实施例制作相变存储器元件结构的示意图；图3是根据本专利技术一个实施例制作相变存储器元件结构的工艺流程图。具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本专利技术，将在下列的描述中提出详细的步骤，以便说明本专利技术是如何来制作半导体器件结构的。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下列说明，本专利技术的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、清晰地辅助说明本专利技术实施例的目的。应当了解，当提到一层在另一层 “上”时，该层可以直接在上面，或者可以有一个或多个中间层。另外，还应该理解，提到一层在两个层“之间”时，它可以只是在两个层之间的层，或也可以有一个或多个中间层。如图2A所示，提供基底201。基底201上形成有栅极、源/漏极等结构，为简化起见，这些结构在图中均未示出。在基底201上形成层间介质层202，材料可以选择为低k(介电常数)材料。层间介质层202中具有至少一个露出上表面的由本文档来自技高网...

【技术保护点】
１．一种制作相变存储器元件结构的方法，包括：提供前端器件结构，所述前端器件结构具有露出表面的导电插销；在所述前端器件结构上形成介电层；在所述介电层上形成具有第一开口的绝缘层，所述第一开口位于所述导电插销的正上方；在所述第一开口的侧壁上形成间隙壁；以具有形成了所述间隙壁的第一开口的绝缘层为掩膜，刻蚀所述介电层，形成第二开口，露出所述导电插销的上表面；在所述第二开口中形成高度低于所述绝缘层的底部电极；在所述底部电极上形成相变层。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴关平，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31