沟槽型VMOS晶体管制作方法技术

本发明专利技术提供一种沟槽型VMOS晶体管制作方法，包括：提供形成有外延层的半导体衬底，所述外延层内具有沟槽，所述沟槽内形成有栅极，位于所述栅极两侧的外延层内形成有源极；在所述外延层上方形成覆盖栅极的层间介质层，所述层间介质层和外延层内形成有接触孔，所述接触孔与源极相邻；在层间介质层上形成金属互连层，且所述金属互连层填充满接触孔；在所述形成金属互连层之前，包括步骤：利用化学气相沉积的方法在所述层间介质层、接触孔的侧壁及底部形成第一金属层；利用物理气相沉积的方法在所述第一金属层上形成第二金属层，所述第二金属层与第一金属层构成所述阻挡金属层。所述方法有效阻挡了金属铝进入外延层内，消除了铝穿刺的缺陷。

【技术实现步骤摘要】

本专利技术涉及沟槽型VMOS晶体管，特别涉及沟槽型VMOS晶体管的金属化的方法。
技术介绍
随着电子消费产品需求的增长，功率MOSFET的需求越来越大。沟槽型VMOS晶体管(Trench Vertical M0S)由于其器件的集成度较高，导通电阻较低，具有较低的栅-漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率领域。在申请号为200910052544. 1的中国专利申请中公开了一种现有的沟槽型VMOS晶体管的制作方法。请参考图1 图3。如图1，提供半导体衬底100，所述半导体衬底100上形成有外延层101，在所述外延层101内形成沟槽(未标出)，在所述沟槽侧壁及底部形成栅氧化层102 ；在所述沟槽内的栅氧化层102上方形成填满沟槽的栅极103。然后，请参考图2，在所述栅极103两侧的外延层101内形成沟槽型VMOS晶体管的源极109 ；在所述外延层101上依次形成覆盖栅极103的第一层间介质层104和第二层间介质层105，所述第一层间介质层104和第二层间介质层105用作绝缘层；接着，在所述第一层间介质层104、第二层间介质层105和外延层101内形成接触孔111，所述接触孔111延伸至外延层101内，且与所述沟槽型VMOS晶体管的源极109相邻。接着，请参考图3，进行金属化步骤，形成互连结构，具体工艺包括在所述接触孔 111的侧壁和底部形成接触金属层106，用于减小所述金属互连层108与沟槽型VMOS晶体管的源极109的接触电阻；在所述接触金属层106上方形成阻挡金属层107，用于阻挡金属互联层108中的铝进入外延层101内；在所述阻挡金属层107上方形成金属互连层108，用于将沟槽型VMOS晶体管的源极109与外部电连接。其中，所述接触金属层106的材质选自钛(Ti)，所述阻挡金属层107的材质选自氮化钛(TiN)，所述金属互连层108的材质选自铝 (Al)或铝合金(例如铝铜合金、铝硅合金)。上述金属互连层108中的铝会通过阻挡金属层107、接触金属层106进入所述外延层101内，形成铝穿刺(Al Spiking)的缺陷，所述缺陷不仅降低了器件的开关速度，更会引起沟槽型VMOS晶体管的漏电流。因此，需要一种沟槽型VMOS晶体管的制作方法，能够消除铝穿刺的缺陷。
技术实现思路
本专利技术解决的技术问题是提供了一种沟槽型VMOS晶体管的制作方法，解决了铝穿刺的问题。为了解决上述问题，本专利技术提供一种沟槽型VMOS晶体管的制作方法，所述方法包括提供形成有外延层的半导体衬底，所述外延层内具有沟槽，所述沟槽内形成有栅极，位于所述栅极两侧的外延层内形成有源极；在所述外延层上方形成覆盖栅极的层间介质层，所述层间介质层和外延层内形成有接触孔，所述接触孔与源极相邻；在层间介质层上形成金属互连层，且所述金属互连层填充满接触孔；其中，在所述形成金属互连层之前，包括步骤利用化学气相沉积的方法在所述层间介质层、接触孔的侧壁及底部形成第一金属层；利用物理气相沉积的方法在所述第一金属层上形成第二金属层，所述第二金属层与第一金属层构成所述阻挡金属层。可选的，所述第一金属层材质为氮化钛。可选的，形成第一金属层的方法是利用氨水和二甲脂氨钛或者氨水和二乙醇氨钛进行化学气相沉积。可选的，所述第二金属层的材质为氮化钛。可选的，形成第二金属层是利用氩气、氮气和钛靶材进行物理气相沉积。可选的，在形成所述阻挡金属层之前，还包括步骤在层间介质层、接触孔的侧壁及底部形成接触金属层。可选的，所述接触金属层的材质为钛。可选的，所述第二金属层厚度大于所述第一金属层厚度，其中所述第一金属层厚度范围为100 150埃，所述第二金属层厚度范围为1300 1700埃。可选的，所述金属互连层利用形成第二金属层的沉积机台形成。可选的，所述金属互连层的材质为铝或铝合金。与现有技术相比，本专利技术具有以下优点在第一层间介质层和第二层间介质层内形成接触孔，利用化学气相沉积的方法在所述接触孔侧壁和底部沉积第一金属层，采用此种沉积法形成的第一金属层在接触孔的台阶好，即对接触孔的底部与侧壁的交接处覆盖性好，有效避免后续金属互连层中的铝穿透接触孔的侧壁和底部交接处进入外延层，形成铝穿刺问题；然后，利用物理气相沉积的方法在所述第一金属层上方形成第二金属层，由于采用物理气相沉积法形成的第二金属层的厚度大于采用化学气相沉积法形成的第一金属层的厚度，有效增加了接触孔底部的金属层厚度，有效阻挡金属互连层中的铝进入外延层内， 消除了铝穿刺的缺陷。附图说明图1 图3是现有技术的沟槽型VMOS晶体管的制作方法剖面结构示意图。图4是本专利技术的沟槽型VMOS晶体管的制作方法流程示意图。图5 图8是本专利技术的沟槽型VMOS晶体管的制作方法剖面结构示意图。具体实施例方式专利技术人发现，现有的沟槽型VMOS晶体管的接触孔孔径较大，通常大于等于0. 6微米，某些情况下可达2微米。现有技术在沟槽底部和侧壁形成阻挡金属层仅利用化学气相沉积或物理气相沉积的方法。其中，物理气相沉积方法在沉积阻挡金属层时的均勻性不好， 从而形成的阻挡金属层在接触孔的台阶不好，即在接触孔的侧壁和底部交接处的阻挡金属层覆盖性不好，由于在后续的高温(300 400摄氏度)制作金属互连层以及金属合金工艺使得金属互连层的铝穿透接触孔的侧壁和底部交接处进入外延层，从而形成铝穿刺；而如果利用化学气相沉积方法在沉积阻挡金属层时虽然在接触孔的侧壁和底部的的均勻性好， 但是化学气相沉积工艺时间长，沉积速度慢，要形成与现有物理气相沉积形成的相同厚度的阻挡金属层需要时间较长，例如物理气相沉积方法形成100埃的氮化钛金属，需要10 50秒，而化学气相沉积方法形成100埃的氮化钛金属需要100 200秒，并且化学气相沉积方法需要形成的氮化钛金属越厚，需要的工艺时间越长，对于晶圆制造厂的制造成本较大， 因此，现有利用化学气相沉积方法形成的阻挡金属层的厚度较薄，不能够有效地阻挡铝，在接触孔底部容易形成铝穿刺。为了解决铝穿刺问题，专利技术人提出一种沟槽型VMOS晶体管的制作方法，请参考图 4，图4是本专利技术的沟槽型VMOS晶体管的制作方法流程示意图。所述方法包括步骤Si，提供形成有外延层的半导体衬底，所述外延层内具有沟槽，所述沟槽内形成有栅极，位于所述栅极两侧的外延层内形成有源极；步骤S2，在所述外延层上方形成覆盖栅极的层间介质层，所述层间介质层和外延层内形成有接触孔，所述接触孔与源极相邻；步骤S3，在所述层间介质层、接触孔的侧壁和底部形成接触金属层；步骤S4，利用化学气相沉积的方法在所述接触金属层、接触孔的侧壁和底部形成第一金属层；步骤S5，利用物理气相沉积的方法在所述第一金属层上形成第二金属层，所述第二金属层与第一金属层构成所述阻挡金属层；步骤S6，在所述阻挡金属层上形成金属互连层。下面将结合具体实施例对本专利技术的技术方案进行详细的说明。请参考图5至图8， 图5 图8是本专利技术的沟槽型VMOS晶体管的制作方法剖面结构示意图。首先，请参考图5。提供半导体衬底200，所述半导体衬底200上形成有外延层 201。所述外延层201内形成有沟槽(未标出)，所述沟槽内形成有沟槽型VMOS晶体管的栅极203，位于所述栅极203两侧的外延层201内形本文档来自技高网...

【技术保护点】
１．一种沟槽型ＶＭＯＳ晶体管制作方法，所述方法包括：提供形成有外延层的半导体衬底，所述外延层内具有沟槽，所述沟槽内形成有栅极，位于所述栅极两侧的外延层内形成有源极；在所述外延层上方形成覆盖栅极的层间介质层，所述层间介质层和外延层内形成有接触孔，所述接触孔与源极相邻；在层间介质层上形成金属互连层，且所述金属互连层填充满接触孔；其特征在于，在所述形成金属互连层之前，包括步骤：利用化学气相沉积的方法在所述层间介质层、接触孔的侧壁及底部形成第一金属层；利用物理气相沉积的方法在所述第一金属层上形成第二金属层，所述第二金属层与第一金属层构成所述阻挡金属层。

【技术特征摘要】

【专利技术属性】
技术研发人员：叶康，彭树根，李乐，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31