本发明专利技术公开一种存储电路及具有像素存储器的显示装置及其驱动方法，存储电路整合于显示装置的各像素中，存储电路包含切换电路与存储单元。切换控制信号通过设定，使在正常模式时，切换电路中的第一晶体管关闭，第二晶体管开启，使储存电容并联电性耦接至液晶电容，且旁路存储单元。在静态模式时，切换电路中的第一晶体管开启，第二晶体管关闭，使储存电容控制存储单元提供储存数据给液晶电容。
【技术实现步骤摘要】
本专利技术涉及一种显示器，特别是一种显示装置其中的每一像素与存储电路整合。
技术介绍
目前多功能的可携式产品已经被广泛地运用于各种不同的领域中。举例来说，在市面上大多数移动电话整合了多媒体播放、无线网络及个人导航等功能。随着新科技的进步，移动电话的显示面板尺寸愈来愈大，且移动电话的显示面板解析度也愈来愈高。于是移动电话所需要的电力供应也随之增加，其中显示面板的电力消耗通常占了相当大的比例。 由于移动电话通常都采用电池供电的模式，因此降低电力消耗是非常必要的。若能减少待机时间的电力的消耗，或是降低静态影像(still/static image)下集成电路(IC)的更新频率而又不影响影像显示品质前提下，这对于显示面板的电力消耗会有显著的帮助。目前像电泳式材料的电子书装置(E-book)或是胆固醇液晶显示器在静态影像显示模式下皆具有极低的耗电，原因是像素的存储器功能在数据写入后不需更新影像。然而，因为动态影像与色彩饱和度不佳，所以一般只作电子书显示之用。传统液晶显示器(LCD)面板不论是在静态或动态影像的显示，集成电路的更新频率为60Hz或更高的频率。若是影像数据显示的更新频率小于60Hz，如此可以降低集成电路电力消耗。因此，显示面板的整体电力消耗得以降低。静态存储器(SARM)的优点是低耗电与稳定度高，然而，因为需要的晶体管个数较多，所以会牺牲掉像素的开口率。若是在高解析度显示面板中，就变得很难将静态存储器整合在像素中。动态存储器(DRAM)具有面积小以及高整合度的优点。动态存储器通常采用电容来储存数据。因为电容无法持续地储存电荷，为了保持储存的数据，通常通过驱动集成电路来更新数据，这造成高功率损耗以及较差的稳定度。因此，迄今为止，本领域技术人员无不穷其努力寻找解决之道，以改善上述的问题症结。
技术实现思路
本专利技术的目的在于提出一种与像素电路整合的存储电路，此存储电路不但具有静态存储器电路的自动影像更新与低电力消耗的优点，同时还具有和动态存储器电路同样面积以及整合度高的优势。因此像素存储器电路可整合于高解析度的显示面板。像这种显示面板，当显示影像在静态模式时，亦即影像不需更新，显示面板本身能利用整合在像素中的存储电路进行显示影像数据的自动储存与更新。在本例中，几乎显示面板中的所有集成电路都能够被关闭。此外，当显示影像以较低的频率更新时，显示面板的集成电路也可用较低的更新频率来做更新。于是，显示面板的电力消耗得以显著地降低。本专利技术的一态样是有关于一种存储电路，其整合于显示装置的每个像素中。每个像素包含像素开关Pixel_SW、液晶电容Clc以及储存电容Cst。液晶电容Clc电性耦接至像素开关Pixel_SW，而且像素能够交替操作于正常模式以及静态模式。操作于正常模式时，像素开关Pixel_SW为开启。操作于静态模式时，像素开关Pixel_SW为关闭。在一实施例中，显示装置包含半穿透半反射式显示器，其每个像素具有穿透区以及反射区，其中存储电路形成于反射区之下，使在正常模式时，穿透区得以传递背光源的光以作为显示器光源，以及在静态模式时，反射区反射外部光以作为显示器光源。在另一实施例中，显示装置包含反射式显示器。在一实施例中，存储电路包含切换电路以及存储单元。切换电路包含第一晶体管 Sffl以及第二晶体管SW2。第一晶体管SWl具有栅极、源极以及漏极。第一晶体管SWl的栅极用以接收一切换控制信号EN/EN_P，第一晶体管SWl的漏极电性耦接至液晶电容Clc。第二晶体管SW2具有栅极、源极以及漏极。第二晶体管SW2的栅极用以接收切换控制信号EN/ EN_P，第二晶体管SW2的源极电性耦接至储存电容Cst，第二晶体管的漏极电性耦接至液晶电容Clc。存储单元电性耦接于切换电路的第一晶体管SWl的源极与储存电容Cst之间。 切换控制信号EN/EN_P通过设定，使在正常模式时，第一晶体管SWl为关闭，同时第二晶体管SW2为开启，使储存电容Cst并联电性耦接至液晶电容Clc，而且存储单元被旁路。在静态模式时，第一晶体管SWl为开启，同时第二晶体管SW2为关闭，使储存电容Cst控制存储单元提供储存数据给液晶电容Clc。在一实施例中，切换电路更包含第三晶体管SW3，其具有栅极、源极以及漏极。第三晶体管SW3的栅极用以接收切换控制信号EN/EN_P，第三晶体管SW3的源极电性耦接至第四晶体管SW4的栅极，第三晶体管SW3的漏极电性耦接至储存电容Cst。在一实施例中，第一晶体管SWl以及第二晶体管SW2中的一者为η型薄膜晶体管。 第一晶体管SWl以及第二晶体管SW2中其余的另一者为P型薄膜晶体管。第三晶体管SW3 与第一晶体管SWl为同型的薄膜晶体管。在一实施例中，存储单元包含第四晶体管SW4以及第五晶体管SW5。第四晶体管 SW4具有栅极、源极以及漏极。第四晶体管SW4的栅极电性耦接至储存电容Cst，第四晶体管 SW4的源极用以接收第一储存信号Vw，第四晶体管SW4的漏极电性耦接至第一晶体管SWl 的源极。第五晶体管SW5具有栅极、源极以及漏极。第五晶体管SW5的栅极电性耦接至第四晶体管SW4的栅极，第五晶体管SW5的源极用以接收第二储存信号Vb，第五晶体管SW5的漏极电性耦接至第四晶体管SW4的漏极。其中第四晶体管SW4以及第五晶体管SW5中的一者为η型薄膜晶体管。第四晶体管SW4以及第五晶体管SW5中其余的另一者为ρ型薄膜晶体管。本专利技术的另一态样是有关于一种显示装置，其包含多个栅极线、多个数据线以及多个像素配置成一矩阵的形式。每个像素形成于两个相邻的栅极线之间以及两个相邻的数据线之间，其中两个相邻的数据线交错于两个相邻的栅极线上。每个像素包含像素开关Pixel_SW、液晶电容Clc、储存电容Cst以及存储电路。像素开关Pixel_SW具有栅极、源极以及漏极。栅极电性耦接至相对应的栅极线，源极电性耦接至相对应的数据线。液晶电容Clc具有第一端点以及第二端点。液晶电容Clc的第一端点电性耦接至像素开关Pixel_SW的漏极，液晶电容Clc的第二端点用以接收第二共用电压 Vcom2。储存电容Cst具有第一端点以及第二端点。储存电容Cst的第二端点用以接收第一共用电压Vcoml。存储电路电性耦接于液晶电容Clc的第一端点与储存电容Cst的第一端点之间。在操作时，栅极选择信号GL通过相对应的栅极线提供，用以开启像素开关Pixel_ Sff,使像素操作于正常模式，其中数据信号通过相对应的数据线DL提供给液晶电容Clc，并且存储器电路被液晶电容Clc的第一端点与储存电容Cst的第一端点所旁路，或者用以关闭像素开关Pixel_SW，使像素操作于静态模式，其中存储电路提供相对应的储存数据信号给液晶电容Clc。存储电路包含切换电路以及存储单元。切换电路包含第一晶体管SWl以及第二晶体管SW2。第一晶体管SWl具有栅极、源极以及漏极。第一晶体管SWl的栅极用以接收切换控制信号，第一晶体管SWl的漏极电性耦接至液晶电容Clc的第一端点。第二晶体管具有栅极、源极以及漏极。第二晶体管SW2的栅极用以接收一切换控制信号，第二晶体管SW2 的源极电性耦接至储存电容Cst的第一端点，第二晶体管SW2的漏极电性耦接至液晶电容 Clc的第一端点。存储单元本文档来自技高网...
【技术保护点】
１．一种存储电路，其特征在于，整合于一显示装置的每一像素中，其中每一像素包含一像素开关、一液晶电容以及一储存电容，该液晶电容电性耦接至该像素开关，且该像素能够交替操作于一正常模式以及一静态模式，操作于该正常模式时，该像素开关为开启，操作于该静态模式时，该像素开关为关闭，该存储电路包含：一切换电路，包含：一第一晶体管以及一第二晶体管，该第一晶体管具有一栅极、一源极以及一漏极，该栅极用以接收一切换控制信号，该漏极电性耦接至该液晶电容；该第二晶体管，具有一栅极、一源极以及一漏极，该栅极用以接收该切换控制信号，该源极电性耦接至该储存电容，该漏极电性耦接至该液晶电容；以及一存储单元，电性耦接于该切换电路的该第一晶体管的该源极以及该储存电容之间，其中该切换控制信号通过设定，使在该正常模式时，该第一晶体管为关闭，同时该第二晶体管为开启，使该储存电容并联电性耦接至该液晶电容，并且该存储单元被旁路，在该静态模式时，该第一晶体管为开启，同时该第二晶体管为关闭，使该储存电容控制该存储单元提供一储存数据给该液晶电容。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：刘育荣，李宇轩，陈忠君，郭俊宏，李纯怀，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。