一种显示装置、显示面板及显示面板驱动装置制造方法及图纸

本实用新型专利技术公开了一种显示面板驱动装置，用于减少显示面板中源极驱动模块的数量，简化控制过程及制造工艺。所述显示面板驱动装置包括：时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。本实用新型专利技术还公开了一种显示面板及显示装置。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电学领域，特别涉及一种显示装置、显示面板及显示面板驱动装置。
技术介绍
面对液晶面板行业强烈的市场竞争，在保证产品质量的前提下，降低产品的成本已经成为提高产品市场竞争的重要手段之一。当前液晶显示驱动电路采用较多的fete Driver IC(栅极驱动集成电路)和 Source Driver IC(源极驱动集成电路)均不具备成本优势。而现有技术中使用的Treble Gate (三倍栅极)技术必须增加fete Driver IC的数量为原来的三倍，即在一个面板中使 Gate Driver IC的数量为Source Driver IC数量的三倍，虽然可以增强驱动效果，但也相应增加了驱动电路的成本，且结构也较为复杂。
技术实现思路
本技术实施例提供一种显示装置、显示面板及显示面板驱动装置，用于减少显示面板中源极驱动模块的数量，简化控制过程及制造工艺。一种显示面板驱动装置，包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。一种显示面板，包括像素电路单元，还包括所述的显示面板驱动装置。一种显示装置，包括所述的显示面板。本技术实施例中显示面板驱动装置包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。本技术实施例通过使源极驱动模块的输出端与至少三个所述像素电路单元的输入端相连，从而减少了源极驱动模块的数量，使面板结构更加简单，使制造工艺更简单， 且可以简化控制过程。附图说明图1为本技术实施例中显示面板驱动装置的主要结构图；图2为本技术实施例中显示面板的主要结构图；图3为本技术实施例中显示面板驱动的控制时序图。具体实施方式本技术实施例中显示面板驱动装置包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。本技术实施例通过在源极驱动集成电路外增加源极驱动模块，使源极驱动模块的输出端与至少三个所述像素电路单元的输入端相连，从而减少了源极驱动模块的数量，使面板结构更加简单，使制造工艺更简单，且可以简化控制过程。参见图1，本技术实施例中显示面板驱动装置包括时序控制模块101、源极驱动模块102及栅极驱动模块103。参见图2所示，为本技术实施例中显示面板的主要结构图，显示面板中除包括所述显示面板驱动装置外，还包括像素电路单元104、Source Driver IC105及(kite Driver IC106。时序控制模块101的A输出端与源极驱动模块102的控制端相连，B输出端与栅极驱动模块103的控制端相连，C输出端与Source Driver IC105 及(iate Driver IC106的输入端相连。源极驱动模块102的输出端与至少三个像素电路单元104的输入端相连，栅极驱动模块103的输出端与像素电路单元104的控制端相连。时序控制模块101用于向源极驱动模块102及栅极驱动模块103提供时序控制信号。时序控制模块101可以是一个时序信号输出电路，用于输出不同的时序信号。时序控制模块101还用于向Source Driver IC105及Gate Driver IC106提供时序控制信号。在图 2中，时序控制模块101可以有八个输出端，其中，第一输出端、第二输出端和第三输出端均称为A输出端，第四输出端、第五输出端和第六输出端均称为B输出端，第七输出端和第八输出端均称为C输出端。其第一输出端与第一栅极驱动晶体管的控制端相连，第二输出端与第二栅极驱动晶体管的控制端相连，第三输出端与第三栅极驱动晶体管的控制端相连， 第四输出端与第一源极驱动晶体管的控制端相连，第五输出端与第二源极驱动晶体管的控制端相连，第六输出端与第三源极驱动晶体管的控制端相连，第七输出端与Source Driver IC105的第一输入端相连，第八输出端与(iate Driver IC106的第一输入端相连。其中，本技术实施例中晶体管的控制端指的是晶体管的栅极，晶体管的输入端指的是晶体管的源极。源极驱动模块102用于向像素电路单元104输出数据信号。本技术实施例以控制三个像素电路单元104为例进行说明。源极驱动模块102的输入端与源极驱动信号端相连，该源极驱动信号端可以与Source Driver IC105相连，源极驱动模块102的输出端与至少三个像素电路单元104的输入端相连。一个源极驱动模块102可以包括第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管。第一源极驱动晶体管的输入端与源极驱动信号端相连，控制端与时序控制模块101的第四输出端相连，输出端与第一像素6电路单元的三个亚像素电路单元的输入端相连，第二源极驱动晶体管的输入端与源极驱动信号端相连，控制端与时序控制模块101的第五输出端相连，输出端与第二像素电路单元的三个亚像素电路单元的输入端相连，第三源极驱动晶体管的输入端与源极驱动信号端相连，控制端与时序控制模块101的第六输出端相连，输出端与第三像素电路单元的三个亚像素电路单元的输入端相连。栅极驱动模块103用于控制像素电路阵列104的开启和关闭。栅极驱动模块103 的输入端与栅极驱动信号端相连，该栅极驱动信号端可以连接fete Driver IC106，栅极驱动模块103的输出端与至少三个像素电路单元104的控制端相连。一个栅极驱动模块102 可以包括第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管。第一栅极驱动晶体管的输入端与栅极驱动信号端相连，控制端与时序控制模块101的第一输出端相连，输出端分别与第一像素电路单元的第一亚像素电路单元、第二像素电路单元的第一亚像素电路单元及第三像素电路单元的第一亚像素电路单元的控制端相连；第二栅极驱动晶体管的输入端与栅极驱动信号端相连，控制端与时序控制模块101的第二输出端相连，输出端分别与第一像素电路单元的第二亚像素电路单元、第二像素电路单元的第二亚像素电路单元及第三像素电路单元的第二亚本文档来自技高网...

【技术保护点】
１．一种显示面板驱动装置，其特征在于，包括：时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。

【技术特征摘要】

【专利技术属性】
技术研发人员：张林，时哲，赵卫杰，
申请(专利权)人：北京京东方光电科技有限公司，
类型：实用新型
国别省市：11