本发明专利技术提供了一种基于内部显示端口接口来恢复像素时钟的方法和使用该方法的显示设备，该方法包括以下步骤：在中，从X的素因子中选择最接近VA或HA的素因子，并选择通过从所选择的素因子中减去VA而得到的值作为VB，其中HA表示水平活动时段，HB表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；固定所选择的VB值，并在Mvid为整数值的条件下选择一个帧周期内的总HB以及通道数量；通过将经由这些通道接收的数据的链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟。
【技术实现步骤摘要】
本申请涉及基于iDP(内部显示端口)接口来恢复像素时钟的方法和使用该方法的显示设备。
技术介绍
液晶显示器由于其诸如重量轻、外形薄和低功耗驱动之类的特性而应用范围日益扩展。液晶显示器用作诸如笔记本PC的便携式计算机、办公自动化设备、音频/视频设备、 室内及室外广告显示设备等。液晶显示器控制向液晶单元施加的电场以调整从背光单元提供的光，由此显示图像。为了满足用户对高分辨率显示性能的需要，液晶显示器不断地以高信道传输带宽和高视频数据帧刷新率实现具有高图像质量的图像。目前，在电视机系统中，在生成要显示于液晶显示面板上的视频数据的片上系统(“S0C”)与对液晶显示面板的驱动电路的工作定时进行控制的定时控制器之间的视频数据传输使用LVDS(低电压差分信令)接口。LVDS 接口的优点是具有低功耗并且受到由于使用低电压摆动电平和差分信号对而导致的外部噪声的影响较小，但由于数据传输速率的限制而不适于传输高分辨率视频数据。图1是例示在现有技术中SoC板6与面板控制板4经由LVDS接口彼此连接的一个例子的图。参照图1，以120Hz的帧刷新率和1920X1800的FHD(全高清)分辨率来传输 30bpp (每像素比特)视频数据的四端口 LVDS接口经由两端口连接器和线缆8a以及与之不同的两端口连接器和线缆8b将SoC板6连接至面板控制板4。包括LVDS发送电路的SoC 安装在SoC板6上，而包括LVDS接收电路的定时控制器2安装在面板控制板4上。定时控制器2经由迷你LVDS接口向源驱动IC(集成电路)发送视频数据。用于以120Hz的帧刷新率发送FHD 30bpp视频数据所需的像素时钟按LVDS规范以差分信号对的形式从SoC发送到定时控制器2。像素时钟PXLCLK的频率由式1给出。PXLCLK = (HA+HB) X (VA+VB) X f (1)这里，HA代表水平活动期时段(horizontal active period)，并表示要在显示面板的一个水平线上显示的像素数据的数量。HB代表水平空白期间隔(horizontal blank interval)，并表示通过将相邻HA之间没有像素数据的时段转换为像素数量而得到的值。 VA代表垂直活动时段(vertical active period)，并表示要在显示面板的一个垂直线上显示的像素数据的数量。VB代表垂直空白间隔(vertical blank interval)，并表示通过将相邻VA之间没有像素数据的时段转换为像素数量而得到的值。此外，f表示帧刷新率。当像素时钟的频率为297MHz时，在FHD 120Hz的情况下HB和VB分别为280和 45。如果使用式1计算像素时钟PXLCLK的频率，则用于发送FHD分辨率的视频数据所需的像素时钟PXLCLK的频率为^7MHz。LVDS接口具有低传输速率，因此在74. 25MHz速率的情况下使用四个端口并行地传输视频数据。单个LVDS端口包括30bpp的六个差分信号对，其中的五对用于发送视频数据，而余下的一对用于传输像素时钟PXLCLK。以120Hz的帧刷新率发送30bpp视频数据所需的最少数量的对是M个，并且线的数量是48 (最少数量的对的两倍)。由于存在专用于像素时钟的线，因此还需要四对时钟传输线。因此，考虑到LVDS的低传输速率，用于发送视频数据和像素时钟所需的线的数量随着显示面板的分辨率变高而呈几何级数增长。为LVDS接口提供的大量传输线对显示设备的制造成本有直接影响，减少了设计 PCB(印刷电路板)版图的自由度，并增大了 EMI (电磁干扰)。此外，由于高频时钟信号被直接提供给PCB，因此PCB上的EMI增大。与之形成对比，LVDS接口的优点是，由于像素时钟PXLCLK从发送电路Tx直接发送到接收电路Rx，因此接收电路Rx不需要恢复时钟信号 PXLCLK。因此，如果以式2和图2中所示的期望像素时钟PXLCLK的频率从发送电路Tx发送视频数据且接收电路Rx被设计成允许该频率，则LVDS接口能够通过应用定义好的HB值和定义好的VB值而不使用数据速率调节(data rate throttleing :“DRT”)功能，来根据所有的分辨率发送连续像素时钟。Bff = PXLCLK X CD (2)这里，Bff表示数据的信道传输带宽，⑶表示颜色深度(color depth)。已经用作现有LVDS接口的替代物(countermeasure)的iDP接口支持通道(lane) 上的3. 24Gbps的串行数据链路速率，因此能够以较少的通道计数(lane count)来发送高颜色深度、高分辨率和高帧刷新率的视频数据。iDP接口并不按照与DP接口相同的方式而单独使用时钟传输线，因此接收电路Rx需要执行CDR(时钟和数据恢复)处理以恢复时钟信号。为此，iDP接口使用将接收的时钟乘以M/N而得到的8比特M/N PLL(锁相环)而在接收电路Rx中恢复像素时钟。这里，N设为48，M为正整数。然而，由于尚未建立在接收电路Rx中恢复像素时钟的系统性方法，因此难以应用iDP接口。
技术实现思路
本专利技术的实施方式提供了一种基于iDP接口来恢复像素时钟的方法和使用该方法的显示设备，该方法能够在iDP接口中系统地恢复像素时钟。根据本专利技术的一个实施方式，提供了一种基于iDP接口来恢复像素时钟的方法， 该方法包括以下步骤在Mvrd -(V^VB)中，从χ的素因子中选择最接近VA或HA的素因子，并选择通过从所选择的素因子中减去VA而得到的值作为VB，其中HA表示水平活动时段，HB表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；固定所选择的VB值，并在Mvid为整数值的条件下选择一个帧周期内的总HB以及通道的数量；通过将经由这些通道接收的数据的链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟。根据本专利技术的一个实施方式，提供了一种显示设备，该显示设备包括iDP发送电路；iDP接收电路，其配置为通过将从所述iDP发送电路发出的数据的主链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟；连接在所述iDP发送电路与所述iDP接收电路之间的N(其中N为等于或大于2的正整数)个通道；SoC(片上系统)，其配置为生成数据并经由所述iDP发送电路发送所述数据；以及定时控制器，其配置为利用所述像素时钟对经由所述iDP接收电路接收的数据进行采样。所述iDP接收电路从X的素因子中选择最接近VA或HA的素因子，选择通过从所选择的素因子中减去VA而得到的值作为VB，并在Mvrd-(拟+朋二(以+沙)中勖“为整数值的条件下选择一个帧周期内的总HB以及通道的数量，其中HA表示水平活动时段，HB 表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；存储VB、总HB、通道的数量的信息、数据的分辨率以及帧刷新率；以及根据所接收的数据的分辨率、所述帧刷新率和所述通道的数量来选择用于恢复所述像素时钟的Mvid。附图说明附图被包括进来以提供对本专利技术的进一步理解，并且被并入而构成了本说明书的一部分，附图例示了本专利技术的实施方式，并与说明书一起用于解释本专利技术的原理。在附图中图1是例示在SoC板与面板控制板之间的LVDS接口连接的一个例子的图；图2是例示该LVDS接口中的像素本文档来自技高网...
【技术保护点】
１．一种基于ｉＤＰ接口来恢复像素时钟的方法，该方法包括以下步骤：在中，从Ｘ的素因子中选择最接近ＶＡ或ＨＡ的素因子，并选择通过从所选择的素因子中减去ＶＡ而得到的值作为ＶＢ，其中ＨＡ表示水平活动时段，ＨＢ表示水平空白间隔，ＶＡ表示垂直活动时段，ＶＢ表示垂直空白间隔；固定所选择的ＶＢ值，并在Ｍｖｉｄ为整数值的条件下选择一个帧周期内的总ＨＢ以及通道的数量；以及通过将经由所述通道接收的数据的链路符号时钟的频率乘以乘数Ｍｖｉｄ／４８来恢复像素时钟。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：李青晧，金成勋，金成源，朴东远，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。