封装用基板固定装置及半导体芯片封装体的制造方法制造方法及图纸

本发明专利技术公开一种封装用基板固定装置及半导体芯片封装体的制造方法。该封装用基板固定装置包括一底板，一积层基板，具有多个芯片置晶区域供至少一芯片接合，以及一上固定盖板，通过磁力或机械力将该积层基板平整地固定在该底板和该上盖固定板之间，其中该上盖固定板具有多个开口区域对应所述多个芯片置晶区域。

【技术实现步骤摘要】

本专利技术涉及一种，特别涉及一种用于芯片型覆晶封装基板固定装置及芯片型覆晶封装体的制造方法。
技术介绍
传统芯片型覆晶封装技术(Flip Chip CSP，简称fcCSP)，将芯片翻转后，以面朝下的方式通过金属导体与积层基板(laminated substrate)进行接合，广泛地运用在需要高性能、高速与高密度，以及小尺寸封装的元件上。随着半导体装置的尺寸微缩，电性连接凸块的间距也随之逐渐缩小。若使用传统的芯片型覆晶封装技术，将芯片倒置贴附于积层基板时，因积层基板受外力发生翘曲，使得相邻凸块之间易发生桥接，或者形成非常脆性的冷焊点(cold joint)。特别是，在将芯片取置于积层基板上的步骤时，并未以固定治具固定，在经过回焊步骤后，接着在进行后续去除助焊剂的清洗工艺时，才使用治具固定积层基板边缘。然而，在取置芯片于积层基板上的步骤时，已容易造成积层基板翘曲，导致凸块间桥接或冷焊点缺陷。就其本身而论，业界所急需一种，能有效地避免凸块间桥接或冷焊点缺陷，并且避免在去除助焊剂的清洗工艺后，造成助焊剂及容易残留。
技术实现思路
根据本专利技术的一实施例，一种封装用基板固定装置，包括一底板；一积层基板， 具有多个芯片置晶区域供至少一芯片接合；以及一上固定盖板，通过磁力或机械力将该积层基板平整地固定在该底板和该上盖固定板之间；其中该上盖固定板具有多个开口区域对应所述多个芯片置晶区域。根据本专利技术另一实施例，一种半导体芯片封装体的制造方法，包括提供一封装用基板固定装置，其包括一底板、一积层基板具有多个芯片置晶区域供至少一芯片接合、以及一上固定盖板通过磁力或机械力将该积层基板平整地固定在该底板和该上盖固定板之间， 其中该上盖固定板具有多个开口区域对应所述多个芯片置晶区域；将一芯片反转覆置于该积层基板的该芯片置晶区域上；将含芯片的该封装用基板固定装置进行一回焊工艺；以含去离子水及溶剂的一溶液清洗该含芯片的该封装用基板固定装置，以去除残留助焊剂。为使本专利技术能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下。附图说明图IA显示根据本专利技术的一实施例的封装用基板固定装置的立体示意图。图IB显示图IA的封装用基板固定装置的剖面示意图。图2A显示根据本专利技术另一实施例的封装用基板固定装置的立体示意图。图2B显示图2A的封装用基板固定装置的剖面示意图。图3A显示根据本专利技术另一实施例的封装用基板固定装置的立体示意图。图;3B显示图3A的封装用基板固定装置的分解示意图。图4A显示根据本专利技术另一实施例的封装用基板固定装置的立体示意图。图4B显示图4A的封装用基板固定装置的周边区域4B的局部放大示意图。图4C显示图4A的封装用基板固定装置400的组合后的上视图。图4D显示图4C的封装用基板固定装置400的剖面示意图。图5A显示根据本专利技术另一实施例的封装用基板固定装置500的组合后的上视图。图5B显示图5A的封装用基板固定装置500的剖面示意图。图5C显示图5A的封装用基板固定装置的周边区域5C的局部放大示意图。图6A显示根据本专利技术另一实施例的封装用基板固定装置600的组合后的上视图。图6B显示图6A的封装用基板固定装置600的剖面示意图。图6C显示图6A的封装用基板固定装置的周边区域6C的局部放大示意图。并且，上述附图中的附图标记说明如下100、200、300、400、500、600 封装用基板固定装置；110、210、310、410、510、610 上盖固定板；115、215、315、415 固定孔洞；416 底板钉桩；122、322、422、522、622 格子状的细带；125、225、325、425、525、625 开口区域；1洸、2洸、似6 上盖固定板的周边区域；130、230、430、530、630 积层基板；135,235,535,635 芯片置晶区域；150、250、450、550、650 底板；160、260、560、660 芯片；228 宽带；232 切割槽；310a 第一固定构件；310b 第二固定构件；318 扣环；455 真空吸孔；458 磁石；428 暗沟；526、626 凸出部；528、628 沟道；T 上盖固定板的厚度；Tl 暗沟的高度；D 宽带的宽度；D’ 两组阵列式芯片之间的间距；d 切割槽的宽度。具体实施例方式以下以各实施例详细说明并伴随着附图说明的范例，做为本专利技术的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明之， 值得注意的是，图中未绘示或描述的元件，为本领域普通技术人员所知的形式，另外，特定的实施例仅为说明本专利技术使用的特定方式，其并非用以限定本专利技术。图IA显示根据本专利技术的一实施例的封装用基板固定装置的立体示意图，图IB显示图IA的封装用基板固定装置的剖面示意图。于图1A、图IB中，一封装用基板固定装置 100包括一底板150、一积层基板130，具有多个芯片置晶区域135供至少一芯片160接合， 及一上盖固定板110具有多个开口区域125对应所述多个芯片置晶区域135。应了解的是， 在去除助焊剂的过程中，为了使得去离子水和溶剂所构成的溶液容易排除，在设计上，上盖固定板110的厚度T应小于或等于芯片160的厚度。多个固定孔洞(pinhole) 115设置于上盖固定板110的周边区域126。所述多个固定孔洞115与底板的钉桩(guide pin)用以与底板的钉桩(guide pin)结合而固定上盖固定板110、积层基板130和底板150。上盖固定板110的开口区域内包括格子状的细带122，分隔阵列中的各芯片。图2A显示根据本专利技术另一实施例的封装用基板固定装置的立体示意图，图2B显示图2A的封装用基板固定装置的剖面示意图。于图2A、图2B中，一封装用基板固定装置 200包括一底板250、一积层基板230，具有多个芯片置晶区域235供至少一芯片260接合， 及一上盖固定板210具有多个开口区域225对应所述多个芯片置晶区域235。于此实施例中，各个芯片置晶区域235可供一阵列式芯片沈0黏附。多个固定孔洞215设置于上盖固定板210的周边区域。所述多个固定孔洞215用以与底板的钉桩(guide pin)结合而固定上盖固定板210、积层基板230和底板250。应了解的是，相邻两开口区域225之间具有一宽带228，其中宽带228的宽度D大于积层基板的一切割槽232的宽度d，但小于两组相邻阵列式芯片之间的间距D’。再者，在去除助焊剂的过程中，为了使得去离子水和溶剂所构成的溶液容易排除，在设计上该上盖固定板110的厚度T应小于或等于该芯片160的厚度。图3A显示根据本专利技术另一实施例的封装用基板固定装置的立体示意图，图:3B显示图3A的封装用基板固定装置的分解示意图。于图3A、图:3B中，一上盖固定板310包括第一固定构件310a和第二固定构件310b。该第一固定构件310a为一顶盖环，压附该第二固定构件310b的边缘，其中该顶盖环的外围具有多个扣环318，以固定底板、积层基板、上固定盖板、和顶盖环。第二固定构件310b相似于图IA-图IB的上盖固定板110，具本文档来自技高网...

【技术保护点】
１．一种封装用基板固定装置，包括：一底板；一积层基板，具有多个芯片置晶区域供至少一芯片接合；以及一上固定盖板，通过磁力或机械力将该积层基板平整地固定在该底板和该上盖固定板之间；其中该上盖固定板具有多个开口区域对应所述多个芯片置晶区域。

【技术特征摘要】

【专利技术属性】
技术研发人员：王宗鼎，郑荣伟，李柏毅，余振华，李建勋，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71