具有多种厚度的栅极电介质的半导体元件制造技术

本发明专利技术是有关于一种半导体元件，在一实施方式中，此半导体元件为一种高电位金氧半导体(HVMOS)元件。此元件包括半导体基板和形成在此半导体基板上的栅极结构。此栅极结构包括具有第一厚度的第一部分以及具有第二厚度的第二部分且第二厚度大于第一厚度。在第一和第二部分上设有一栅电极。在一实施方式中，栅极电介质第二部分下方设有一漂移区域。此外，还提供了一种制造方法。

【技术实现步骤摘要】

本专利技术涉及一种有关于半导体技术，特别是涉及一种具有多种厚度的栅极电介质的半导体元件，以及制造此元件的方法。
技术介绍
高电位金氧半导体(High voltage metal-oxide-semiconductor, HVM0S)元件可应用在包括CPU电源供给器、电力管理系统、AC/DC转换器等多种用途上。随着由诸如金氧半导体场效电晶体(metal-oxide-semiconductor field effect transiitors，MOSFETs) 组成的半导体电路被应用在高电位用途上，随之而来的是与这些元件可靠性相关的诸多问题。举例来说，高栅极电流会使元件可靠性变差，而所采用能降低栅极电流的方法，例如降低漂流区域掺杂度及改善元件尺寸的方式，却会进一步衍生出其他的问题，例如，造成元件开机电阻值上升。因此，亟需提出一种可靠的HVMOS元件与制造此元件的方法。由此可见,上述现有的高电位金氧半导体(High voltagemetal-oxide-semicondu ctor,HVM0S)元件在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。因此如何能创设一种新型结构的具有多种厚度的栅极电介质的半导体元件，实属当前重要研发课题的一，亦成为当前业界极需改进的目标。
技术实现思路
本专利技术的主要目的在于，克服现有的高电位金氧半导体(High voltagemetal-oxi de-semiconductor, HVM0S)元件存在的缺陷，而提供一种新型结构的具有多种厚度的栅极电介质的半导体元件，所要解决的技术问题是使其在提供一种可靠的半导体元件与制造此元件的方法；此种半导体元件的栅电流较低，且此制造方法较不容易衍生出现有习知技术所造成的问题(如，造成元件开机电阻值上升)。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种半导体元件，包含一半导体基板；一栅极结构，形成在此半导体基板上，其中该栅极结构包括一栅极电介质，具有一第一部分和一第二部分，该第一部分具有一第一厚度且该第二部分具有一第二厚度，其中该第二厚度大于该第一厚度；和一栅电极，位于该栅极电介质上；和一源极与一漏极，形成在该栅极结构任一侧的基板上。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的半导体元件，更包含一高电位阱，其具有一第一传导型式且形成在该基板上，其中所述的漏极位于该高电位阱中，且其中该栅极电介质的该第二部分覆盖该高电位阱。前述的半导体元件，其中所述的高电位阱界定出一漂移区域。前述的半导体元件，更包含一浅沟渠隔离区(STI)，位于该半导体基板内，其中所述的STI位于该栅极电介质的该第二部分下方，且该STI与漏极相邻。前述的半导体元件，更包含一高电位阱，具有一第一传导型式；一高电位阱，具4有一第二传导型式；一埋入层，具有该第一传导型式，其中所述的基板具有该第二传导型式。前述的半导体元件，其中所述的第二厚度比该第一厚度至少大约70埃。前述的半导体元件，其中所述的第二厚度介于约200埃至约2000埃之间。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的一种高电位半导体元件，包含一具有一第一传导型式的基板；一埋入层，位于该基板上， 其中该埋入层具有一第二传导型式；一具有该第二传导型式的第一高电位阱，位于该基板中该埋入层上方；一具有该第一传导型式的第二高电位阱，位于该基板中该埋入层上方； 一漏极区，形成在该第一高电位阱内，和一源极区，形成在该第二高电位阱内；和一栅极结构形成在该基板上，该栅极结构包括一栅极电介层，其中该栅极电介层具有一第一区域 (其具有一第一厚度)和一第二区域(其具有一第二厚度)，且第二厚度大于第一厚度；和一栅极电极，位于该栅极结构的该第一区域和第二区域上。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的高电位半导体元件，其中所述的第一传导型式是由一 η-型掺质所提供。前述的高电位半导体元件，其中所述的一部分该栅极电介层的该第一区域覆盖该第一高电位阱。前述的高电位半导体元件，其中所述的栅极电介层的该第二区域包括有垂直侧壁。前述的高电位半导体元件，其中所述的栅极电介层的该第二区域的一边缘与该栅电极的一边缘对齐。前述的高电位半导体元件，其中所述的第二厚度远大于约200埃。本专利技术的目的及解决其技术问题另外再采用以下技术方案来实现。依据本专利技术提出的一种制造一半导体元件的方法，包含提料导体基板；形成一栅极电介层结构在该半导体基板上，其中该形成栅极电介层结构在半导体基板上的步骤包括图案化该栅极电介层以形成一具有一第一厚度的第一区域和一具有一第二厚度的第二区域；形成一栅电极在该栅极电介层上；和形成至少一高电位阱在该栅电极下方的该基板上。本专利技术与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本专利技术的主要
技术实现思路
如下具体实施方式的形式之一涉及一种半导体元件。此半导体元件包含一半导体基板。在此半导体基板上形成有一栅极结构。此栅极结构包括一种栅极电介质与一覆盖此栅极电介质的栅电极。此栅极电介质具有一第一部分，其具有一第一厚度；和一第二部分，其具有一第二厚度且第二厚度大于第一厚度。在此栅极结构任一侧的基板上还形成有一源极与一漏极。在一具体实施方式中，此半导体元件是HVMOS元件。具体实施方式的另一形式涉及一种高电位半导体元件。此高电位半导体元件包括具有第一传导型式的基板；以及位于该基板上的埋入层，其具有第二传导型式。具有该第二传导型式的第一高电位阱被设置在该基板上，且位于该埋入层上方。具有该第一传导型式的第二高电位阱同样被设置在该基板上，位于该埋入层上方。一漏极区域设在该第一高电位阱，且一源极区域设在该第二高电位阱。一栅极结构设在该基板上，其包括一栅极电介层与一栅电极层。此栅极电介层具有一第一厚度的第一区域，以及具有一第二厚度的第二区域，且第二厚度大于第一厚度。第二厚度可能覆盖该第一高电位阱。具体实施方式的又一形式涉及一种制造一半导体元件的方法。所述方法的一种实施方式包括提供一半导体基板并在此半导体基板上形成一栅极电介层结构。通过图案化此栅极电介层来形成一具有一第一厚度的第一区域以及一具有一第二厚度的第二区域，且第二厚度大于第一厚度，借此可形成上述的栅极电介层。接着在此栅极电介层上形成一栅电极，且至少一高电位阱是形成在覆盖住该栅电极的该基板上。借由上述技术方案，本专利技术具有多种厚度的栅极电介质的半导体元件至少具有下列优点及有益效果首先，此处提出的半导体元件(包括高电位半导体元件)中的栅极电介质结构可抑制元件漂移区域的栅电流，以达成提升半导体元件可靠性的目的。再者，此处提出的栅极电介质结构也可放松漂移区的电场，进一步提高崩溃电位、降低栅极至漏极电容； 而这些优点亦可改善半导体元件的可靠性。另外，此处所提出的半导体元件的制造方法不会衍生出先前技术常见的元件开机电阻值上升等问题。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图1为依据本专利技术各实施方式所形成的半导体元件的横截面示意图；本文档来自技高网...

【技术保护点】
１．一种半导体元件，包含：一半导体基板；一栅极结构，形成在此半导体基板上，其特征在于栅极结构包括：一栅极电介质，具有一第一部分和一第二部分，该第一部分具有一第一厚度且该第二部分具有一第二厚度，其中该第二厚度大于该第一厚度；和一栅电极，位于该栅极电介质上；和一源极与一漏极，形成在该栅极结构任一侧的基板上。

【技术特征摘要】
2010.03.10 US 12/721,0451.一种半导体元件，包含一半导体基板；一栅极结构，形成在此半导体基板上，其特征在于栅极结构包括 一栅极电介质，具有一第一部分和一第二部分，该第一部分具有一第一厚度且该第二部分具有一第二厚度，其中该第二厚度大于该第一厚度；和一栅电极，位于该栅极电介质上；和一源极与一漏极，形成在该栅极结构任一侧的基板上。2.如根据权利要求1所述的半导体元件，更包含一高电位阱，其具有一第一传导型式且形成在该基板上，其特征在于其中所述的漏极位于该高电位阱中，且其中该栅极电介质的该第二部分覆盖该高电位阱。3.如根据权利要求1所述的半导体元件，其特征在于其中所述的高电位阱界定出一漂移区域。4.如根据权利要求1所述的半导体元件，更包含一浅沟渠隔离区(STI)，位于该半导体基板内，其特征在于其中所述的STI位于该栅极电介质的该第二部分下方，且该STI与漏极相邻。5.如根据权利要求1所述的半导体元件，更包含一高电位阱，具有一第一传导型式； 一高电位阱，具有一第二传导型式；一埋入层，具有该第一传导型式，其特征在于其中所述的基板具有该第二传导型式。6.如根据权利要求1所述的半导体元件，其特征在于其中所述的第二厚度比该第一厚度至少大约70埃。7.如根据权利要求1所述的半导体元件，其特征在于其中所述的第二厚度介于约200 埃至约2000埃之间。8.一种高电位半导体元件，包含一具有一第一传导型式的基板；一埋入层，位于该基板...

【专利技术属性】
技术研发人员：周学良，柳瑞兴，姚智文，段孝勤，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71