功率器件制造技术

本发明专利技术的功率器件，具备：第1导电型的半导体衬底；在该半导体衬底的表面形成的第2导电型的基极区；在该半导体衬底的背面形成的第2导电型的集电极区；以及在该基极区的表面形成的第1导电型的发射极区。还具备：在以贯通该发射极区的方式形成在该基极区的第1沟槽内隔着栅极绝缘膜而形成的沟槽栅极；靠近该发射极区而形成在该基极区的凹坑；形成在该凹坑的内壁并且掺杂密度比该基极区高的第2导电型的接触层；在该凹坑的底部形成的第2沟槽内隔着伪沟槽绝缘膜而形成的伪沟槽；以及与该发射极区、该接触层及该伪沟槽电连接的发射极电极，该沟槽栅极和该伪沟槽达到该半导体衬底。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在短路等时抑制闭锁(Iatchup)而且具有高耐压特性的沟槽栅型的功率器件。
技术介绍
功率器件是一种高耐压的半导体器件，在电力控制中广泛使用。在功率器件中， IGBT (Insulated Gate Bipolar Transistor 绝缘栅双极性晶体管)在能够使单元结构精细化及器件的高耐压化等方面很优异。IGBT在传导率调制区即η型的半导体衬底的表面具备P型的基极区，背面具备P 型的集电极区。在基极区的表面形成η型的发射极区。而且，还在以贯穿所述发射极区的方式形成的多个纵型的沟槽中形成沟槽栅极。专利文献1公布了在沟槽栅极和其它的沟槽栅极之间形成接触孔的半导体装置。 如专利文献1的图3(f)所示，在上述的接触孔内壁，利用热扩散形成被称作“低电阻区”的 P+层。而且，上述的P+层具有降低基极电阻的效果。因此，即使在源极(发射极)_漏极(集电极)之间给予反电动势时，由源极区_沟道区_外延层构成的寄生晶体管不会容易成为导通状态。因此，依据专利文献1的图3(f)的结构，能够提高耐压。专利文献1 日本特开2004-303964号公报专利文献2 日本特开2004-095962号公报专利文献3 日本实开昭63-124762号公报专利文献4 日本特表2007-500454号公报专利文献5 日本特开2000-058823号公报专利文献6 日本特开2002-353456号公报
技术实现思路
IGBT在短路等时，基极区中的电流密度非常高。这时基极区中形成沟道的区域附近的空穴电流密度也非常高。因此，由发射极区(η型)_基极区(P型)_半导体衬底(η 型)_集电极区(P型)构成的η-ρ-η-ρ结构有时引起闭锁。另外，在半导体衬底和基极区之间施加的反偏置的作用下，两者的界面附近形成耗尽层。若耗尽层不充分伸长而弯曲，则往往引起电场集中。该电场集中导致功率器件的耐压劣化。在这里，依据专利文献1所述的结构，能够避免上述的闭锁和耗尽层导致的耐压劣化。就是说，专利文献1的图3(f)所示的低电阻区使基极区的空穴向发射极电极(在专利文献1中称作“源极取出电极”)跑去，降低基极区中的空穴密度。因此不容易引起上述的闭锁。进而，低电阻区到达外延层(半导体衬底)而伸长上述耗尽层。因此能够缓冲上述耗尽层的弯曲引起的电场集中，并提高耐压。可是在实际的功率器件的制造中，往往按照饱和电流调试多个品种，进而进行设计变更。这时，在专利文献1所述的结构中，需要在每次变更设计时给每个品种准备沟槽形成用的掩模和接触孔形成用的掩模等，存在着增加成本的问题。本专利技术就是为了解决上述问题而研制的，其目的在于提供一种功率器件，能够在多个品种之间共用多个工序，并能以最低限度的工序变更适应设计变更，而且还能够实现抑制闭锁和提高耐压。 本申请的专利技术涉及的功率器件，具备第1导电型的半导体衬底；在该半导体衬底的表面形成的第2导电型的基极区；在该半导体衬底的背面形成的第2导电型的集电极区； 以及在该基极区的表面形成的第1导电型的发射极区。进而其特征在于，具备在以贯通该发射极区的方式形成在该基极区的第1沟槽内隔着栅极绝缘膜而形成的沟槽栅极；靠近该发射极区而形成在该基极区的凹坑；形成在该凹坑的内壁并且掺杂密度比该基极区高的第2导电型的接触层；在该凹坑的底部形成的第2沟槽内隔着伪沟槽绝缘膜而形成的伪沟槽；以及与该发射极区、该接触层及该伪沟槽电连接的发射极电极，该沟槽栅极和该伪沟槽达到该半导体衬底。本专利技术的其它特征在后面做详细说明。(专利技术效果)依据本专利技术，能以低成本实现抑制闭锁和提高耐压的功率器件。 附图说明图1是包含本专利技术的实施例1中的功率器件的剖面的斜视图。图2是图1的2-2向视图。 图3是表示和图2相同的部位及集电极区的图，并且是讲述形成发射极电极、栅电极等的状态的功率器件的图。图4是包含本专利技术的实施例2中的功率器件的剖面的斜视图。图5是图4的5-5向视图。图6是包含本专利技术的实施例3中的功率器件的剖面的斜视图。图7是包含本专利技术的实施例4中的功率器件的剖面的斜视图。附图标记说明10功率器件；12半导体衬底；14集电极区；16基极区；19第1沟槽；20发射极区；22发射极延伸部分；30凹坑；40沟槽栅极；41栅极绝缘膜；42伪沟槽；43伪沟槽绝缘膜；49 第 2 沟槽。具体实施例方式以下，参照附图，讲述实施本专利技术的最佳的方式。此外，在各图中，对于相同或相当的部分，赋予相同的符号，适当简化或省略重复的讲述。[实施例1]图1是包含讲述本实施例的功率器件10的剖面图的斜视图。此外，图1等中绘出的剖面不是体现芯片端面的情况。功率器件10具备半导体衬底12。半导体衬底12是低浓度地注入η型的掺杂剂的η-层。在半导体衬底12的表面，具备注入ρ型的掺杂剂的基极区16。而且，在半导体衬底12的背面形成有ρ型的集电极区14。在基极区16的表面，形成有η型的发射极区20。发射极区20是高浓度地注入η 型的掺杂剂的η+层。进而，以贯通发射极区20的试在基极区16形成第1沟槽19。在第1 沟槽19中形成有栅极绝缘膜41。而且，隔着栅极绝缘膜41而形成有与发射极区20、基极区16相接的沟槽栅极40。沟槽栅极40例如用被掺杂的多晶硅等形成。沟槽栅极40从后文讲述的栅电极接受栅极驱动信号的供给。将形成沟槽栅极40及发射极区20的区域，称作“栅极区50”。在与栅极区50靠近的基极区16中，形成凹坑30。凹坑30是在基极区16形成的凹部。凹坑30形成为比沟槽栅极40的深度浅。进而，在凹坑30的底部具备第2沟槽49。 第2沟槽49是为了配置不传输栅极驱动信号的沟槽结构即伪沟槽而形成的。然后，在第2 沟槽49中形成伪沟槽绝缘膜43。进而，具备隔着伪沟槽绝缘膜43而与基极区16相接的伪沟槽42。伪沟槽42例如用被掺杂的多晶硅等形成。将这样地形成凹坑30、与栅极区50相接、应该形成发射极电极的区域，称作“发射极接触区沈”。在发射极接触区沈中配置有发射极区20的一部分即发射极延伸部分22。 另外，在除了形成发射极接触区沈及发射极区20的部分以外的栅极区50中的基极区16 的表面，形成有接触层18。就是说，在除了栅极绝缘膜41、沟槽栅极40、发射极区20(包含发射极延伸部分22)以外的基极区16的表面，形成接触层18。接触层18是注入ρ型的掺杂剂而形成的层。形成高浓度的ρ+层地进行该ρ型的掺杂剂的注入。然后，进行适当的斜向注入等， 在凹坑30的内壁也形成接触层18。就是说，由于形成凹坑30后形成接触层18，所以沿着凹坑30的内壁的方式形成接触层18。在这里，接触层18的掺杂密度，比既没有形成发射极区20也没有形成接触层18的基极区16的掺杂密度高。然后，在发射极接触区沈中形成发射极电极。图3示出发射极电极。图3是表示图1的2-2向视图即与图2相同的部位的图，是用于讲述形成发射极电极、栅电极等后的状态的图。由图3可知以覆盖发射极接触区沈的方式形成发射极电极52。就是说，发射极电极52与发射极区20中的发射极延伸部分22电连接。另外，发射极电极52还与接触层 18及伪沟槽42电连接。而且，以覆盖凹坑30的内壁的方式形成凹坑30中的发射极电极 52。在本实施例中，接受栅极驱动信号的供给的沟槽栅极40和不接受栅极驱动信号的本文档来自技高网...

【技术保护点】
１．一种功率器件，其特征在于，具备：第１导电型的半导体衬底；在所述半导体衬底的表面形成的第２导电型的基极区；在所述半导体衬底的背面形成的第２导电型的集电极区；在所述基极区的表面形成的第１导电型的发射极区；在以贯通所述发射极区的方式形成在所述基极区的第１沟槽内、隔着栅极绝缘膜而形成的沟槽栅极；靠近所述发射极区而形成在所述基极区的凹坑；形成在所述凹坑的内壁并且掺杂密度比所述基极区高的第２导电型的接触层；在所述凹坑的底部形成的第２沟槽内隔着伪沟槽绝缘膜而形成的伪沟槽；以及与所述发射极区、所述接触层及所述伪沟槽电连接的发射极电极，所述沟槽栅极和所述伪沟槽达到所述半导体衬底。

【技术特征摘要】
【国外来华专利技术】1.一种功率器件，其特征在于，具备 第1导电型的半导体衬底；在所述半导体衬底的表面形成的第2导电型的基极区； 在所述半导体衬底的背面形成的第2导电型的集电极区； 在所述基极区的表面形成的第1导电型的发射极区；在以贯通所述发射极区的方式形成在所述基极区的第1沟槽内、隔着栅极绝缘膜而形成的沟槽栅极；靠近所述发射极区而形成在所述基极区的凹坑；形成在所述凹坑的内壁并且掺杂密度比所述基极区高的第2导电型的接触层； 在所述凹坑的底部形成的第2...

【专利技术属性】
技术研发人员：远井茂男，角田哲次郎，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP