一种半导体器件及其制造方法技术

一种半导体器件及其制造方法，所述器件在漏极区一侧的栅电极的侧壁有金属侧墙，所述金属侧墙由Ta等金属形成，具有吸氧效应，有效减小了漏极区一侧的EOT，因此有效提升了短沟道控制的控制能力，此外，由于源极区一侧的EOT较大，不会因此使器件的载流子迁移率退化。此外，这种非对称的器件可具有更好的驱动性能。

【技术实现步骤摘要】

本专利技术通常涉及半导体器件及其制造方法，具体来说，涉及一种能够减小漏极区一侧等效氧化层厚度的高k/金属栅的非对称半导体器件及其制造方法。
技术介绍
目前，以“高k栅介质/金属栅”技术为核心的CMOS器件栅工程研究是32/22纳米技术中最有代表性的核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。 Intel披露出在采用高k栅介质材料后，器件的漏电流大幅降低了。但是，在高k/金属栅工艺中，由于在工艺集成过程中必须采用高温退火工艺，致使高k介质材料与衬底间的界面层在退火工艺中变厚，厚的界面层增加了器件的等效氧化层厚度(EOT，Equivalent OxideThickness)，进而降低了短沟道的控制能力。另外在高k介质中，由于远程库仓散射(remote Coulomb scattering)等效应的影响，迁移率随着等效氧化层厚度(EOT)降低而减小。这使得器件的驱动电流降低。因此，需要提出一种能够有效控制短沟道而又不降低电路性能的半导体器件及其制造方法。
技术实现思路
本专利技术提供了一种半导体器件，其中所述器件包括半导体衬底；形成于所述半导体衬底上的栅堆叠，所述栅堆叠包括界面层、栅介质层和栅电极；形成于所述半导体衬底内且位于所述栅堆叠两侧的源极区和漏极区；形成于所述栅介质层上且位于漏极区一侧的金属侧墙。其中所述金属侧墙从包含下列元素的组中选择元素来形成Ta、Al以及组合，所述金属侧墙的厚度范围为大约20埃至50埃。本专利技术还提供了一种制造所述半导体器件的方法，其中所述方法包括提供半导体衬底；在所述半导体衬底上形成栅堆叠，所述栅堆叠包括界面层、栅介质层和栅电极；在所述栅电极其中一侧的侧壁上形成金属侧墙，且所述金属侧墙位于栅介质层上；在所述栅堆叠以及金属侧墙的侧壁形成第二侧墙；在栅介质层两侧的半导体衬底内形成源极区和漏极区，且漏极区位于栅介质层上有金属侧墙的一侧的半导体衬底内。其中形成所述金属侧墙的步骤包括在所述栅电极侧壁形成金属侧墙，以及在所述金属侧墙侧壁形成第一侧墙； 进行有角度的重离子注入，以破坏第一侧墙的其中一侧；去除所述被破坏的第一侧墙一侧的第一侧墙和金属侧墙；去除第一侧墙的另一侧。所述金属侧墙从包含下列元素的组中选择元素来形成Ta、Al及其组合，所述金属侧墙的厚度范围为大约20埃至50埃。本专利技术还提供了另一种制造所述半导体器件的方法，其中所述方法包括提供半导体衬底；在所述半导体衬底上形成栅堆叠，所述栅堆叠包括界面层、栅介质层和栅电极； 在所述栅电极其中一侧的侧壁上形成金属侧墙以及在金属侧墙的侧壁上的第一侧墙，且所述金属侧墙和第一侧墙位于栅介质层上；在所述栅堆叠以及第一侧墙的侧壁形成第二侧墙；在栅介质层两侧的半导体衬底内形成源极区和漏极区，且漏极区位于栅介质层上有金属侧墙的一侧的半导体衬底内。其中形成所述金属侧墙和第一侧墙的步骤包括在所述栅电极侧壁形成金属侧墙，以及在所述金属侧墙侧壁形成第一侧墙；进行有角度的重离子注入，以破坏第一侧墙的其中一侧；去除所述被破坏的第一侧墙一侧的第一侧墙和金属侧墙。 所述金属侧墙从包含下列元素的组中选择元素来形成Ta、Al及其组合，所述金属侧墙的厚度范围为大约20埃至50埃。本专利技术还提供了一种共源半导体器件的制造方法，所述方法包括提供半导体衬底；在所述半导体衬底上依次形成界面层、栅介质层、第一栅极层以及牺牲层，光刻所述牺牲层；在所述牺牲层侧壁形成第二栅极层，且所述第二栅极层位于第一栅极层上；在所述第一和第二栅极层的侧壁形成金属侧墙，且所述金属侧墙位于栅介质层上；去除所述牺牲层及其下的第一栅极层以及未被第二栅极层及金属侧壁覆盖的栅介质层和界面层；在所述金属侧墙及第一和第二栅极层的侧壁形成第二侧墙；在栅介质层两侧的半导体衬底内形成源极区和漏极区，且漏极区位于栅介质层上有金属侧墙的一侧的半导体衬底内。所述金属侧墙从包含下列元素的组中选择元素来形成Ta、Al及其组合，所述金属侧墙的厚度范围为大约20埃至50埃。通过采用本专利技术所述的半导体器件，在漏极区一侧的栅电极的侧壁形成金属侧墙，且所述金属侧墙在栅介质层上，所述金属侧墙具有吸氧效应(Scavenging Effect)，有效减小了漏极区一侧的EOT，因此有效提升了短沟道控制的控制能力，此外，由于源极区一侧的EOT较大，不会使器件的载流子迁移率退化。附图说明图1示出了根据本专利技术的第一实施例的半导体器件的制造方法的流程图；图2-9示出了根据本专利技术的第一实施例的半导体器件各个制造阶段的示意图；图10示出了根据本专利技术的第二实施例的半导体器件的制造方法的流程图；图11-19示出了根据本专利技术的第一实施例的半导体器件各个制造阶段的示意图。具体实施例方式本专利技术通常涉及制造半导体器件的方法。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。参考图8，图8示出了本专利技术的半导体器件结构，所述器件包括界面层202、栅介质层204和栅电极206，以及在栅电极206侧壁且位于栅介质层204上的金属侧墙208，所述金属侧墙208由Ta，Al等金属形成，具有吸氧效应(oxide scavenging effect)，在栅介质层204两侧的半导体衬底内的有源区216和217，其中在金属侧墙208 —侧的有源区被定义为漏极区217，另一侧为源极区216，金属侧墙208能吸除栅介质层204与衬底200间的界面层的厚度，有效减小了漏极区一侧的EOT。以下将详细描述本专利技术实施例的制造方法。第一实施例根据本专利技术的第一实施例，参考图1，图1示出了根据本专利技术的实施例的半导体器件的制造方法的流程图。在步骤S101，提供半导体衬底，参考图2。在本专利技术中，衬底200 包括位于晶体结构中的硅衬底(例如晶片)，衬底200还可以包括其他基本半导体或化合物半导体，例如Ge、GeSi, GaAs, InP, SiC或金刚石等。根据现有技术公知的设计要求(例如 P型衬底或者η型衬底)，衬底200可以包括各种掺杂配置。此外，可选地，衬底200可以包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。在步骤S102和S103，在所述半导体衬底200上形成栅堆叠300，所述栅堆叠300 包括界面层202、栅介质层204和栅电极206，以及在所述栅电极206其中一侧的侧壁上形成金属侧墙208，且所述金属侧墙208位于栅介质层204上，如图5所示。具体来说，首先，在所述半导体衬底200上依次形成界面层202、栅介质层204和栅电极206，而后图形化所述栅电极206，并在栅电极206的侧壁形成金属侧墙208，如图2本文档来自技高网...

【技术保护点】
１．一种半导体器件，所述器件包括：半导体衬底；形成于所述半导体衬底上的栅堆叠，所述栅堆叠包括界面层、栅介质层和栅电极；形成于所述半导体衬底内且位于所述栅堆叠两侧的源极区和漏极区；形成于所述栅介质层上且位于漏极区一侧的金属侧墙。

【技术特征摘要】
1.一种半导体器件，所述器件包括半导体衬底；形成于所述半导体衬底上的栅堆叠，所述栅堆叠包括界面层、栅介质层和栅电极；形成于所述半导体衬底内且位于所述栅堆叠两侧的源极区和漏极区；形成于所述栅介质层上且位于漏极区一侧的金属侧墙。2.根据权利要求1所述的器件，其中所述金属侧墙从包含下列元素的组中选择元素来形成Ta、Al及其组合。3.根据权利要求1所述的器件，其中所述金属侧墙的厚度范围为大约20埃至50埃。4.根据权利要求1所述的器件，其中所述器件还包括形成于所述栅堆叠以及金属侧墙的侧壁的第二侧墙。5.根据权利要求1所述的器件，其中所述器件还包括形成于所述金属侧墙的侧壁的第一侧墙，以及形成于所述栅堆叠以及第一侧墙的侧壁的第二侧墙。6.一种制造半导体器件的方法，其中所述方法包括A.提供半导体衬底；B.在所述半导体衬底上形成栅堆叠，所述栅堆叠包括界面层、栅介质层和栅电极；C.在所述栅电极其中一侧的侧壁上形成金属侧墙，且所述金属侧墙位于栅介质层上；D.在所述栅堆叠以及金属侧墙的侧壁形成第二侧墙；E.在栅介质层两侧的半导体衬底内形成源极区和漏极区，且漏极区位于栅介质层上有金属侧墙的一侧的半导体衬底内。7.根据权利要求6所述的方法，其中步骤C中形成所述金属侧墙的步骤包括在所述栅电极侧壁形成金属侧墙，以及在所述金属侧墙侧壁形成第一侧墙；进行有角度的重离子注入，以破坏第一侧墙的其中一侧；去除所述被破坏的第一侧墙一侧的第一侧墙和金属侧墙；去除第一侧墙的另一侧。8.根据权利要求6所述的方法，其中所述金属侧墙从包含下列元素的组中选择元素来形成Ta、Al及其组合。9.根据权利要求6所述的方法，其中所述金属侧墙的厚度范围为大约20埃至50埃。10.一种制造半导体器件的方法，其中所述方法包括A.提供半导体衬底...

【专利技术属性】
技术研发人员：梁擎擎，钟汇才，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11