半导体元件的操作方法技术

本发明专利技术是有关于一种半导体元件的操作方法，是利用体效应改善半导体元件的开启电流/关闭电流，以降低半导体元件的漏电流，该方法包括包括在半导体元件的导电性通道的形成期间以及半导体元件的非导电性通道的形成期间，提供大体上固定且非零的基体偏压至相对为低临界电压的半导体元件。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种具有改善次临界电压摆幅(improved subthreshold voltage swing)及降低漏电流的短通道。
技术介绍
在传统的金属氧化物半导体技术中，栅极应该被形成为具有与源极与漏极的杂质掺杂型态相同的杂质掺杂。考虑到制造成本的问题，创造出一种埋入式通道(buried channel)金属氧化物半导体，其是由具有与通道不同的植入(implant)型态的栅极所组成。由于由N型多晶硅栅极及P型掺杂通道产生的空乏区(cbpletion region)位于通道表面，空穴大部分位于离表面更深的位置。因此，此结构一般称为埋入式通道P型金属氧化物半导体元件。然而，埋入式通道P型金属氧化物半导体(P-type metal oxidesemiconductor, PM0S)元件的效能是有问题的，原因在于其次临界电压摆幅(subthreshold swing)在尺寸缩小(scaling)时明显地变差(degrade)，且在高Vd的操作下，存在大量漏极漏电流的问题。因此，在高漏极电压下，亟需一种可降低次临界电压摆幅及抑制漏极漏电流的方法。图1是包括埋入式通道P型金属氧化物半导体元件的概要性电路图及操作特性图。在图1中，当埋入式通道P型金属氧化物半导体元件1的通道长度缩小时，显示出较差的次临界特性(subthresholdcharacteristics)。因此，P型金属氧化物半导体元件1的临界电压(threshold voltage) Vt应被设定的够高，以将关闭电流(OFF current) IOFF限制在所欲的范围内。然而，增加的临界电压Vt并不利于低电压操作设计且会增加次临界电压摆幅。小的次临界电压摆幅被高度要求，导因于其可改善开启电流与关闭电流之间的比。 然而，如图1所示，埋入式通道P型金属氧化物半导体元件1显示出显著较差的次临界电压摆幅，且在栅极电压约OV时显示出非常高的漏电流。因此，在高电压操作下，次临界电压摆幅的降低及漏极漏电流的抑制是有必要的。由此可见，上述现有的埋入式通道P型金属氧化物在使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
技术实现思路
本专利技术的目的在于，克服现有的埋入式通道P型金属氧化物存在的缺陷，而提供一种新的短通道，所要解决的技术问题是使其利用体效应改善半导体元件的开启电流/关闭电流，非常适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种，用以降低半导体元件的漏电流，该方法包括以下步骤在半导体元件的导电性通道(conductivecharmel)的形成期间以及半导体元件的非导电性通道(non-conductivecharmel)的形成期间，提供大体上固定且非零的基体偏压至相对为低临界电压的半导体元件。其中，伴随着所提供的基体偏压，藉由选择具有较小临界电压的短通半导体元件， 相比较于没有相同漏电流等级(leakage level)的具有较高临界电压的相同型态的元件， 其开启电流会更佳。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的，其中提供该固定且非零的基体偏压的步骤改变该半导体元件的临界电压。前述的，其中提供该固定且非零的基体偏压的步骤降低该半导体元件的漏电流且改善次临界电压摆幅。前述的，其中所述的半导体元件为一埋入式通道半导体元件或一表面通道半导体元件，且提供该固定且非零的基体偏压的步骤改变该半导体元件的临界电压。前述的，其中所述的半导体元件为一 P型金属氧化物半导体元件。前述的，其中所述的半导体元件为一 N型金属氧化物半导体元件。前述的，其中所述的半导体元件的开启电流与关闭电流之间的比被改善。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的一种，用以降低耦接于电源与接地之间的互补式半导体元件 (complementary semiconductor device)的漏电流，该方法包括以下步骤在第一半导体元件的导电性通道的形成期间及非导电性通道的形成期间，提供大体上固定的基体偏压至第一半导体元件，以及在第二半导体元件的导电性通道的形成期间及第二半导体元件的非导电性通道的形成期间，提供大体上固定的基体偏压至第二半导体元件，且第一半导体元件不同于第二半导体元件。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的，其中提供该固定的第一基体偏压至该第一半导体元件，以降低该第一半导体元件的漏电流及改善次临界电压摆幅。前述的，其中所述的第一半导体元件为一埋入式通道元件或一表面通道元件，且提供该固定的第一基体偏压的步骤改变该第一半导体元件的临界电压。前述的，其中所述的第一半导体元件为P型金属氧化物半导体元件。前述的，其中所述的第二半导体元件为一埋入式通道元件或一表面通道元件，且提供该固定的第二基体偏压的步骤改变该第二半导体元件的临界电压。前述的，其中所述的第二半导体元件为N型金属氧化物半导体(N-type metal oxide semiconductor, NMOS)兀件。前述的，其中所述的第一半导体元件的开启电流与关闭电流之间的比及该第二半导体元件的开启电流与关闭电流之间的比被改善。本专利技术的目的及解决其技术问题另外再采用以下技术方案来实现。依据本专利技术提出的一种，用以降低半导体元件的漏电流，该方法包括以下步骤在半导体元件的导电性通道的形成期间，提供大体上固定且非零的基体偏压至埋入式通道元件或表面通道元件(surface-channel device)，以及在半导体元件的非导电性通道的形成期间，提供大体上固定且非零的基体偏压至埋入式通道元件或表面通道元件。其中，提供大体上固定且非零的基体偏压的步骤改变埋入式通道元件或表面通道元件中的临界电压。本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术至少具有下列优点及有益效果本专利技术在施加基体偏压时，具有相对较低的临界电压的元件可代替具有相对较高的临界电压的元件。因此，虽然提供基体偏压，但相比较于较高临界电压元件，使用较低临界电压元件可以提供较少的漏电流及较低的临界电压。此外，较低临界电压元件的次临界电压摆幅也可以藉由基体偏压的施加而改善。综上所述，本专利技术是有关于一种，是利用体效应改善半导体元件的开启电流/关闭电流，以降低半导体元件的漏电流，该方法包括包括在半导体元件的导电性通道的形成期间以及半导体元件的非导电性通道的形成期间，提供大体上固定且非零的基体偏压至相对为低临界电压的半导体元件。本专利技术在技术上有显著的进步，具有明显的积极效果，诚为一新颖、进步、实用的新设计。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图1是包括埋入式通道P型金属氧化物半导体元件的概要性电路图及操本文档来自技高网...

【技术保护点】
１．一种半导体元件的操作方法，其特征在于其包括以下步骤：在一半导体元件的一导电性通道的形成期间以及该半导体元件的一非导电性通道的形成期间，提供一固定且非零的基体偏压至该半导体元件。

【技术特征摘要】
1.一种半导体元件的操作方法，其特征在于其包括以下步骤在一半导体元件的一导电性通道的形成期间以及该半导体元件的一非导电性通道的形成期间，提供一固定且非零的基体偏压至该半导体元件。2.根据权利要求1所述的半导体元件的操作方法，其特征在于其中提供该固定且非零的基体偏压的步骤改变该半导体元件的临界电压。3.根据权利要求1所述的半导体元件的操作方法，其特征在于其中提供该固定且非零的基体偏压的步骤降低该半导体元件的漏电流且改善次临界电压摆幅。4.根据权利要求1所述的半导体元件的操作方法，其特征在于其中所述的半导体元件为一埋入式通道半导体元件或一表面通道半导体元件，且提供该固定且非零的基体偏压的步骤改变该半导体元件的临界电压。5.根据权利要求4所述的半导体元件的操作方法，其特征在于其中所述的半导体元件为一 P型金属氧化物半导体元件。6.根据权利要求4所述的半导体元件的操作方法，其特征在于其中所述的半导体元件为一 N型金属氧化物半导体元件。7.根据权利要求4所述的半导体元件的操作方法，其特征在于其中所述的半导体元件的开启电流与关闭电流之间的比被改善。8.一种半导体元件的操作方法，其特征在于其是一种耦接于源极与漏极之间的互补式半导体元件的操作方法，其包括以下步骤在一第一半导体元件的导电性通道的形成期间以及该第一半导体元件的非导电性通道的形成期间，提供一固定的第一基体偏压至该第一半导体元件；以及在一第二半导体元件的导电性通道的形成期间以及该第二半导体元件的非导电性通道的形成期间，提供一固定的第二基体偏压至该第二半导体元件，且该第一半导体元件不同于该第二半导体元件。9.根据权利要求8所述的耦接于源极与漏...

【专利技术属性】
技术研发人员：赵元鹏，张耀文，张馨文，林哲仕，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71