本发明专利技术公开了一种直字符线反或型(NOR)闪存阵列的制作方法，其是在反或型闪存阵列中的字符线完成后开始进行源极行的注入，且是在该反或型(NOR)闪存阵列的基板中形成平行于组件隔离结构的间断式注入区，每一间断式注入区使源极列与源极行上的源极接点间形成低阻抗的电性连接，再者，此种间断式的分布就算在屏蔽发生偏移时，也不造成邻近存储单元的短路与失效。
【技术实现步骤摘要】
本专利技术涉及一种闪存阵列的制作方法，尤其涉及一种。
技术介绍
反或(NOR)型闪存中的每一个存储单元类似一个标准的金属氧化物场效应晶体管(MOSFET)，而与传统MOSFET不同的是，闪存拥有两个栅极，并且两栅极是以上下堆栈排列的方式，组成栅极堆栈。此外，设置在栅极堆栈之上的栅极称为控制栅(Control Gate), 其作动如同一般的M0SFET，而设置在栅极堆栈之下的栅极称浮栅(Floating fete)，且其独立设置于控制栅与MOSFET之间。闪存的记忆方式，是透过控制栅将电荷限制在浮栅中，以达到记忆的功能。现有闪存阵列的结构如图1所示，其在各多个源极接点102处形成接触通孔 (contact via)时，由于现有光学光刻术(photolithography)的限制，位于源极行108上的各多个源极接点102所需的容置空间须要大于其相关联的共同源极线104的空间以容置这些源极接点102。如此的结果，将使得共同源极线104需要加宽环绕这些源极接点102的区域，以便容纳这些源极接点102。因此，在制造工艺上必须将源极接点102两侧的字符线106 加以弯曲，以增加可容纳源极接点102的区域。然而，如此弯曲的字符线106将会限制整个闪存阵列100的尺寸大小，导致闪存的积集度(integrated density)无法提升。并且，上述字符线106弯曲的区域会影响整个内存阵列100中各内存单元的均勻性(uniformity)。现有技术如美国公告第7488657号的专利技术专利中揭露一种解决上述问题的具有直字符线的闪存阵列，其结构如图2所示，是将源极接点202形成于漏极列(drain line) 210上。由于漏极列210需容纳漏极接点D的缘故，因此漏极列210(请同时参阅图 1的漏极列110)相较于共同源极线204本具有较宽的宽度。通过上述方法，原本需弯曲的字符线106(请参阅图1)即可改成直的字符线206(请参阅图2)。此外，除上述步骤外，并在源极接点202所处的源极行208上进行整行的掺杂物注入，藉此克服共同源极线204与源极接点202间的电阻，以使改变位置后的源极接点202仍可与共同源极线204电性连接。 其中，上述制造工艺需要很精准地将掺杂物注入在该源极行208上。然而，精准注入的控制在实际操作中是相当困难的，需将掩膜的细缝对准欲注入的区域，且一旦发生偏移，在此现有技术的制造工艺方法下，将容易使漏极接点D所处的漏极区域透过偏移的注入区与共同源极线204所处的源极区域产生电性连接，而造成存储单元的短路与失效，另一造成此现象的原因在于源极行。此外，该制造工艺利用高深宽比(high aspect ratio)的注入，并易将掺杂物仅透过浮动栅与穿隧氧化层注入到整条源极行208中，一旦掩膜发生偏移而未对准正确的注入区时，不均勻的源极电阻会大幅提高存储单元的短路与失效的机率。
技术实现思路
本专利技术的一目的，是提供一种具直字符线的反或型闪存阵列的制作方法，以提高反或型闪存阵列的积集度及均勻性。本专利技术的另一目的，是提供一种具直字符线的反或型闪存阵列的制作方法，以放宽源极行在注入时对于屏蔽对准的精度要求，进而得以简化制造工艺，提高成品率。为达上述目的及其它目的，本专利技术提供一种，应用于一基板上，其包含下列步骤形成互相平行的多个组件隔离结构在该基板上；形成互相平行的多个栅极堆栈结构在该基板上，且与该些组件隔离结构互相垂直；形成分别位于每一栅极堆栈结构上的多个顶盖层，使其成为一直条状的字符线；形成多个源极列及多个漏极列在相邻的栅极堆栈结构间的基板中，其中，该些源极列及该些漏极列与该些栅极堆栈结构互相平行，且该些源极列及该些漏极列交替地排列于该些栅极堆栈结构之间， 每一源极列具有分别位于该些组件隔离结构间的多个源极掺杂区域，每一漏极列具有分别位于该些组件隔离结构间的多个漏极掺杂区域；通过一屏蔽的安排，进行一源极行注入制造工艺，以在该基板中形成平行于该些组件隔离结构的多个间断式注入区，其中，每一间断式注入区至少涵盖该源极列；形成分别位于每一栅极堆栈结构侧壁的多个间隙壁；形成分别位于每一漏极列上的相邻间隙壁间的多个漏极线；以及在每一漏极列上形成多个漏极接点及至少一源极接点，其中，该些接点互相绝缘隔离。在本专利技术的一实施例中，在进行该源极行注入制造工艺的步骤中，可以使用多重注入角度的组合(0° 30° )达到良好均勻性的阻值。注入使用的剂量约为3X1014 IX IO16 (ion/cm2)，能量约为5 60 (Kev)，至于该源极行注入制造工艺中使用的离子则可为砷(As)和/或磷(P)。在本专利技术的另一实施例中，在安排该屏蔽及进行该源极行注入制造工艺的步骤中，使每一间断式注入区涵盖相邻二源极接点间在该基板中的区域；及，在安排该屏蔽及进行该源极行注入制造工艺的步骤后，更包含以下步骤在每一源极接点上进行过度抹除。其中，在进行该源极行注入制造工艺的步骤中，若注入角度为0°，注入使用的剂量约为3 X IO14 5 X IO15 (ion/cm2)，能量约为5 25 (Kev)。至于该源极行注入制造工艺中使用的离子则可为砷(As)和/或磷(P)。若注入角度为20° 30°，注入使用的剂量约为 5 X IO14 8 X IO15 (ion/cm2)，能量约为30 55 (Kev)。至于该源极行注入制造工艺中使用的离子则可为砷(As)和/或磷(P)。亦可以使用多重注入角度的组合进行源极注入。藉此，本专利技术的制作方法是在该反或型闪存阵列的栅极堆栈结构完成后才进行源极行的注入，且注入的区域为间断式的分布，就算发生屏蔽偏移的情形，也不造成邻近存储单元的短路与失效，而不像现有技术般需要高精度的对准步骤。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，并不构成对本专利技术的限定。在附图中图1为现有技术的一反或(NOR)型闪存的结构示意图；图2为现有技术的另一反或(NOR)型闪存的结构示意图；图3为根据本专利技术在一实施例中的形成流程图；图4A 4B为根据本专利技术在一实施例中的直字符线反或型闪存阵列在不同步骤中的部分立体示意图；图5A为根据本专利技术在一实施例中的直字符线反或型闪存阵列的俯视图；图5B为图5A中A-A’区域的剖面示意图；图5C为图5A中B-B’区域的剖面示意图；图6A为根据本专利技术在另一实施例中的直字符线反或型闪存阵列的俯视图；图6B为图6A中A-A’区域的剖面示意图；图6C为图6A中B-B，区域的剖面示意图。附图标号现有技术100内存阵列102、202 源极接点104、204共同源极线106、206 字符线108、208 源极行110、210 漏极列本专利技术302 314 步骤400、500、600 基板402、502组件隔离结构410、510 字符线412栅极堆栈结构413穿隧氧化层414浮动栅极415介电层416控制栅极418顶盖层419间隙壁420源极列422、522 源极区520源极列似6、5 源极接点430、530 漏极列432、532 漏极区4；34、5；34 漏极接点440、540 绝缘层450、550 源极行460 屏蔽462间断式开口501、601 闪存阵列570,670间断式注入区572A、572B 存储本文档来自技高网...
【技术保护点】
１．一种直字符线反或型闪存阵列的制作方法，其特征在于，所述制作方法应用于一基板上，其包含下列步骤：形成互相平行的多个组件隔离结构在所述基板上；形成互相平行的多个栅极堆栈结构在所述基板上，且与所述组件隔离结构互相垂直；形成分别位于每一栅极堆栈结构上的多个顶盖层，使其成为一直条状的字符线；形成多个源极列及多个漏极列在相邻的栅极堆栈结构间的基板中，其中，所述源极列及所述漏极列与所述栅极堆栈结构互相平行，且所述源极列及所述漏极列交替地排列于所述栅极堆栈结构之间，每一源极列具有分别位于所述组件隔离结构间的多个源极掺杂区域，每一漏极列具有分别位于所述组件隔离结构间的多个漏极掺杂区域；通过一屏蔽的安排，进行一源极行注入制造工艺，以在该基板中形成平行于所述组件隔离结构的多个间断式注入区，其中，每一间断式注入区至少涵盖所述源极列；形成分别位于每一栅极堆栈结构侧壁的多个间隙壁；形成分别位于每一漏极列上的相邻间隙壁间的多个漏极线；以及在每一漏极列上形成多个漏极接点及至少一源极接点，其中，所述接点互相绝缘隔离。
【技术特征摘要】
1.一种直字符线反或型闪存阵列的制作方法，其特征在于，所述制作方法应用于一基板上，其包含下列步骤形成互相平行的多个组件隔离结构在所述基板上；形成互相平行的多个栅极堆栈结构在所述基板上，且与所述组件隔离结构互相垂直；形成分别位于每一栅极堆栈结构上的多个顶盖层，使其成为一直条状的字符线；形成多个源极列及多个漏极列在相邻的栅极堆栈结构间的基板中，其中，所述源极列及所述漏极列与所述栅极堆栈结构互相平行，且所述源极列及所述漏极列交替地排列于所述栅极堆栈结构之间，每一源极列具有分别位于所述组件隔离结构间的多个源极掺杂区域，每一漏极列具有分别位于所述组件隔离结构间的多个漏极掺杂区域；通过一屏蔽的安排，进行一源极行注入制造工艺，以在该基板中形成平行于所述组件隔离结构的多个间断式注入区，其中，每一间断式注入区至少涵盖所述源极列；形成分别位于每一栅极堆栈结构侧壁的多个间隙壁；形成分别位于每一漏极列上的相邻间隙壁间的多个漏极线；以及在每一漏极列上形成多个漏极接点及至少一源极接点，其中，所述接点互相绝缘隔离。2.如权利要求1所述的方法，其特征在于，在进行所述源极行注入制造工艺的步骤中， 注入角度为0°，注入使用的剂量为3X IO14 lX1016ion/cm2,能量为5 25Kev。3.如权利要求2所述的方法，其特征在于，注入使用的离子为砷和/或磷。4.如权利要求1所述...
【专利技术属性】
技术研发人员：吴怡德，陈宏玮，
申请(专利权)人：宜扬科技股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。