NAND闪存存储单元、存储单元阵列结构及其形成方法技术

一种NAND闪存存储单元、存储单元阵列结构及其形成方法。所述NAND闪存存储单元包括：半导体衬底；位于所述半导体衬底上的鳍部，所述鳍部包括在竖向上层叠的源极层、沟道层和漏极层，所述沟道层位于所述源极层和漏极层中间；隧穿介质层，覆盖在部分所述鳍部的顶部和两侧；电荷陷阱层，覆盖在所述隧穿介质层的顶部和两侧；栅介质层，覆盖在所述电荷陷阱层的顶部和两侧；栅极，覆盖在所述栅介质层的顶部和两侧。所述NAND闪存存储单元具有很好的工艺尺寸持续缩小能力，并且所述NAND闪存存储单元能够从器件结构上解决存储单元读取干扰的问题。同时，所述NAND闪存存储单元阵列结构的形成方法简单，工艺成本降低。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种NAND闪存存储单元、存储单元阵列结构及其形成方法。
技术介绍
NAND闪存(NANDflash)是一种非易失闪存，主要功能是存储资料，具较高的存储单元密度，写入和擦除速度快，同时NAND闪存的存储单元尺寸几乎是NOR闪存存储单元尺寸的一半，可以在给定的模具尺寸内提供更高的容量，目前主要用在数码相机闪存卡和MP3播放机中。现有NAND闪存的存储单元通常为平面结构，其通常采用多晶硅作为浮栅。随着半导体器件尺寸的减小，采用多晶硅作为浮栅面临着能够隧穿至浮栅的电子不足，以及多晶硅浮栅形成过程中需要采用多次光刻和刻蚀工艺等问题。更加严重的是，现有NAND闪存还存在读取干扰(readdisturb)的问题。
技术实现思路
本专利技术解决的问题是提供一种NAND闪存存储单元、存储单元阵列结构及其形成方法，以提高NAND闪存存储单元的性能，减小NAND闪存存储单元和NAND闪存存储单元阵列结构的尺寸，并简化NAND闪存存储单元和NAND闪存存储单元阵列结构的制作工艺。为解决上述问题，本专利技术提供一种NAND闪存存储单元，包括：半导体衬底；位于所述半导体衬底上的鳍部，所述鳍部包括在竖向上层叠的源极层、沟道层和漏极层，所述沟道层位于所述源极层和漏极层中间；隧穿介质层，覆盖在部分所述鳍部的顶部和两侧；电荷陷阱层，覆盖在所述隧穿介质层的顶部和两侧；栅介质层，覆盖在所述电荷陷阱层的顶部和两侧；栅极，覆盖在所述栅介质层的顶部和两侧。可选的，所述沟道层的厚度范围为50nm～70nm。可选的，所述电荷陷阱层的厚度范围为15nm～40nm。为解决上述问题，本专利技术还提供了一种NAND闪存存储单元阵列结构，包括：半导体衬底；位于所述半导体衬底上的鳍部，所述鳍部包括在竖向上层叠的源极层、沟道层和漏极层，所述沟道层位于所述源极层和漏极层中间；一个隧穿介质层，或者沿所述鳍部长度所在方向间隔排布的多个隧穿介质层，每个所述隧穿介质层均覆盖在部分所述鳍部的顶部和两侧；覆盖在所述隧穿介质层的顶部和两侧的电荷陷阱层；覆盖在所述电荷陷阱层的顶部和两侧的栅介质层；覆盖在所述栅介质层的顶部和两侧的栅极连接所述源极层的串源极；连接所述漏极层的串漏极。可选的，在所述鳍部长度所在方向上，全部所述栅极位于所述串源极和所述串漏极之间。可选的，所述沟道层的厚度范围为50nm～70nm。可选的，所述电荷陷阱层的厚度范围为15nm～40nm。可选的，所述串源极和所述串漏极的材料为碳化硅或者锗硅。可选的，在所述鳍部长度所在方向上，所述串源极和栅极之间还具有源选择晶体管，或者所述栅极和串漏极之间还具有漏选择晶体管。为解决上述问题，本专利技术还提供了一种NAND闪存存储单元阵列结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成鳍部，所述鳍部包括在竖向上层叠的源极层、沟道层和漏极层，所述沟道层位于所述源极层和漏极层中间；形成隧穿介质层，所述隧穿介质层覆盖在部分所述鳍部的顶部和两侧；形成电荷陷阱层，所述电荷陷阱层覆盖在所述隧穿介质层的顶部和两侧；形成栅介质层，所述栅介质层覆盖在所述电荷陷阱层的顶部和两侧；形成一个栅极，或者沿所述鳍部长度所在方向形成间隔排布的多个栅极，所述栅极覆盖在所述栅介质层的顶部和两侧；在所述鳍部的其中一端形成串源极，所述串源极连接所述源极层；在所述鳍部的另一端形成串漏极，所述串漏极连接所述漏极层。可选的，在所述鳍部长度所在方向上，所述隧穿介质层形成在所述串源极和所述串漏极之间。可选的，形成所述鳍部的步骤包括：在半导体衬底上形成第一重掺杂层；在所述第一重掺杂层上形成沟道层；在所述沟道层上形成第二重掺杂层；在所述第二重掺杂层上形成图案化的硬掩膜层；所述第一重掺杂层和第二重掺杂层分别为所述源极层和漏极层的其中之一，并且两者不同；以所述图案化的硬掩膜层为掩模，刻蚀所述第二重掺杂层、沟道层、第一重掺杂层和半导体衬底，直至形成所述鳍部。可选的，形成所述鳍部的步骤包括：对半导体衬底进行掺杂以形成第一重掺杂层；在所述第一重掺杂层上形成沟道层；在所述沟道层上形成第二重掺杂层；在所述第二重掺杂层上形成图案化的硬掩膜层；所述第一重掺杂层和第二重掺杂层分别为所述源极层和漏极层的其中之一，并且两者不同；以所述图案化的硬掩膜层为掩模，刻蚀所述第二重掺杂层、沟道层、第一重掺杂层和半导体衬底，直至形成所述鳍部。可选的，采用外延生长方法或者气相沉积法形成所述第二重掺杂层。可选的，还包括对所述沟道层进行轻掺杂，所述轻掺杂注入的原子浓度为10E17atom/cm3。可选的，形成所述隧穿介质层包括：形成掩膜层覆盖所述鳍部；刻蚀所述掩膜层，以形成凹槽，所述凹槽暴露部分所述鳍部的顶部和两侧；在所述凹槽底部的所述鳍部表面形成所述隧穿介质层。可选的，形成所述串源极和串漏极的过程包括：刻蚀所述掩膜层以暴露所述鳍部的两端，并保留与所述电荷陷阱层接触的部分所述掩膜层；在所述鳍部的两端外延生长碳化硅或者锗硅作为所述串源极和串漏极。可选的，形成所述隧穿介质层、包括：形成隧穿介质材料层覆盖所述鳍部；形成电荷陷阱材料层覆盖所述隧穿介质材料层；形成栅介质材料层覆盖所述电荷陷阱材料层；形成栅材料层覆盖所述栅介质材料层；刻蚀所述栅材料层、栅介质材料层、电荷陷阱材料层和隧穿介质材料层，直至形成所述栅极、栅介质层、电荷陷阱层和隧穿介质层。可选的，所述串源极和串漏极的形成步骤包括：在所述鳍部的两端外延生长碳化硅或者锗硅，所述碳化硅或者锗硅作为所述串源极和串漏极。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案中，提供半导体衬底，并形成位于所述半导体衬底上的鳍部，所述鳍部包括在竖向上层叠的源极层、沟道层和漏极层，所述沟道层位于所述源极层和漏极层中间，之后形成隧穿介质层以覆盖在部分所述鳍部的顶部和两侧，再形成电荷陷阱层以覆盖在所述隧穿介质层的顶部和两侧，此后形成栅介质层以覆盖在所述电荷陷阱层的顶部和两侧，最后形成栅极以覆盖在所述栅介质层的顶部和两侧。所形成的结构形成一种NAND闪存存储单元，所述NAND闪存存储单元中，以源极层作为源极，以漏极层作为漏极，而沟道形成在所述沟道层中，而源极层、沟道层和漏极层在竖向上层叠，因本文档来自技高网...

【技术保护点】
一种NAND闪存存储单元，其特征在于，包括：半导体衬底；位于所述半导体衬底上的鳍部，所述鳍部包括在竖向上层叠的源极层、沟道层和漏极层，所述沟道层位于所述源极层和漏极层中间；隧穿介质层，覆盖在部分所述鳍部的顶部和两侧；电荷陷阱层，覆盖在所述隧穿介质层的顶部和两侧；栅介质层，覆盖在所述电荷陷阱层的顶部和两侧；栅极，覆盖在所述栅介质层的顶部和两侧。

【技术特征摘要】
1.一种NAND闪存存储单元，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的鳍部，所述鳍部包括在竖向上层叠的源极层、
沟道层和漏极层，所述沟道层位于所述源极层和漏极层中间；
隧穿介质层，覆盖在部分所述鳍部的顶部和两侧；
电荷陷阱层，覆盖在所述隧穿介质层的顶部和两侧；
栅介质层，覆盖在所述电荷陷阱层的顶部和两侧；
栅极，覆盖在所述栅介质层的顶部和两侧。
2.如权利要求1所述的NAND闪存存储单元，其特征在于，所述沟道层的厚
度范围为50nm～70nm。
3.如权利要求1所述的NAND闪存存储单元，其特征在于，所述电荷陷阱层
的厚度范围为15nm～40nm。
4.一种NAND闪存存储单元阵列结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的鳍部，所述鳍部包括在竖向上层叠的源极层、
沟道层和漏极层，所述沟道层位于所述源极层和漏极层中间；
一个隧穿介质层，或者沿所述鳍部长度所在方向间隔排布的多个隧穿介
质层，每个所述隧穿介质层均覆盖在部分所述鳍部的顶部和两侧；
覆盖在所述隧穿介质层的顶部和两侧的电荷陷阱层；
覆盖在所述电荷陷阱层的顶部和两侧的栅介质层；
覆盖在所述栅介质层的顶部和两侧的栅极
连接所述源极层的串源极；
连接所述漏极层的串漏极。
5.如权利要求4所述的NAND闪存存储单元阵列结构，其特征在于，在所述
鳍部长度所在方向上，全部所述栅极位于所述串源极和所述串漏极之间。
6.如权利要求4所述的NAND闪存存储单元阵列结构，其特征在于，所述沟
道层的厚度范围为50nm～70nm。
7.如权利要求4所述的NAND闪存存储单元阵列结构，其特征在于，所述电
荷陷阱层的厚度范围为15nm～40nm。
8.如权利要求4所述的NAND闪存存储单元阵列结构，其特征在于，所述串
源极和所述串漏极的材料为碳化硅或者锗硅。
9.如权利要求4所述的NAND闪存存储单元阵列结构，其特征在于，在所述
鳍部长度所在方向上，所述串源极和栅极之间还具有源选择晶体管，或者
所述栅极和串漏极之间还具有漏选择晶体管。
10.一种NAND闪存存储单元阵列结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成鳍部，所述鳍部包括在竖向上层叠的源极层、
沟道层和漏极层，所述沟道层位于所述源极层和漏极层中间；
形成隧穿介质层，所述隧穿介质层覆盖在部分所述鳍部的顶部和两侧；
形成电荷陷阱层，所述电荷陷阱层覆盖在所述隧穿介质层的顶部和两侧；
形成栅介质层，所述栅介质层覆盖在所述电荷陷阱层的顶部和两侧；
形成一个栅极，或者沿所述鳍部长度所在方向形成间隔排布的多个栅极，
所述栅极覆盖在所述栅介质层的顶部和两侧；
在所述鳍部的其中一端形成串源极，所述串源极连接...

【专利技术属性】
技术研发人员：黄新运，肖磊，沈磊，刘岐，徐烈伟，刘红霞，
申请(专利权)人：上海复旦微电子集团股份有限公司，
类型：发明
国别省市：上海;31