存储单元、闪存阵列及其操作方法技术

本发明专利技术涉及一种在有源区域具有多层掺杂层的电荷陷阱闪存单元和利用该闪存单元的存储阵列及其操作方法。本发明专利技术的电荷陷阱存储单元和已知技术相比所具备的特征是其有源区域内适当形成多层掺杂层。并且，和源区及漏区形成ＰＮ结的部分，将通过所述多层掺杂层诱导电子进行带间穿隧，并于预定的负偏置电压条件下，加速所述隧穿电子，从而产生雪崩现象。由此，本发明专利技术的存储阵列通过把所述雪崩现象中所生成的正孔注入到每个存储单元的多层介电层的方式进行程序化操作；而进行擦除操作时，则采取通过ＦＮ隧穿方式把通道中的电子注入到每个单元的多层介电层中的方式。

【技术实现步骤摘要】

本专利技术涉及一种存储单元，具体涉及一种在有源区域内具有多层掺杂层的电荷陷阱闪存单元及其制造方法和操作方法，并涉及一种利用该存储单元的存储阵列及其操作方法。闪存是一种能够以数十位、数百位(bit)以上的块单位删除数据，并以页单位记录数据的半导体非挥发性存储装置，它和以单元(cell)单位删除和记录数据的电可擦除只读存储器(EEPROM)有所不同。随着手机、个人数字助理(PDA)、MP3播放器、USB驱动器等现代移动式存储装置和多媒体计算环境的日益扩大，以及对存储装置所提出的既能存储更多信息又能便于携带的要求，半导体非挥发性存储装置就显得愈来愈重要。而且，随着人们对闪存需求量的增多，人们不断要求闪存单元尺寸的缩小及低耗电量、高速动作等性能。常用的闪存，根据单位单元的排列(array)形状可分为NOR型和NAND型。即闪存包括，将存储单元以并联方式连接于位线(bit line)及源极线(source line)的NOR型和以串联方式连接于所述两线的NAND型。NOR型闪存主要用来存储编码，即存储用来执行微处理器或微控制器的程序或操作系统(operating system)。而NAND型闪存主要用来存储数据，即存储图像、音乐或其他音声资料文件等数据。而为了实现高容量、低耗电量及高速率的闪存，必将要求研发作为闪存核心的存储单元。但是，如图1所示的已知浮栅隧道氧化层(FLOTOXFloating-Gate-Tunneling-Oxide)形式的闪存，因其结构上的限制，越走近纳米领域，就越来越难于缩小元件尺寸。这是因为，单元间的距离越小，由浮栅间的耦合所引起的干涉现象也就越严重。因此在最近，电荷陷阱存储元件作为下一代闪存单元越来越受人们的关注。这种存储元件将多层介电层插入于如图2所示的MOSFET(金属氧化物半导体场效应晶体管)结构中的栅极氧化层内以作为电荷陷阱层。其制造工艺简单，几乎不受耦合效应的影响。其代表性的产品有，硅氧化氮氧化硅(SONOS，Silicon-Oxide-Nitride-Oxide-Silicon)、金属氧化氮氧化硅(MONOS，Metal-Oxide-Nitride-Oxide-Silicon)、金属氮氧化硅(MNOS，Metal-Nitride-Oxide-Silicon)。这些元件均采用多层介电层中氮化膜内的众多深能级陷阱(deep level trap)。而已知电荷陷阱存储单元和所述浮栅型存储单元(FLOTOX单元)一样，采用的一般都是NMOS形式，因此，在程序化操作中作为向多层介电层氮化膜内注入电子的手段，采用了通道热电子(ChannelHot-electron，以下简称“CHE”)注入方式或FN隧穿(Fowler-NordheimChanneling，“福勒-诺德汉隧穿”，另叫“电场协助隧穿”)方式。通过所述CHE注入方式进行程序化操作时，由于氮化膜中隔离陷阱的特性，被注入的电子在氮化膜中几乎不做水平迁移，而集中分布于注有电子的漏极或源极上端附近，并维持其状态。而这一特性，亦被用作在单一单元内存储两个位(bit)的手段。作为其一例，这种存储单元成功地被用在属于NOR型闪存的、名为NROMTM或MirrorBitTM的虚拟接地阵列(Virtual Ground Array)中。但是，采用所述CHE注入方式时，为了进行程序化操作需要对通道施加较大的水平电场，为此，必须能够自由地对源极和漏极施加不同的电压(IEEE Elec.Dev.Lett.，vol.21，pp.543-545，2000)。而且需要缩减通道长度(downscaling)时，由于被俘获的电子之间的干涉作用和所述电子向邻近陷阱领域的移动，通道长度的缩减受一定的限制，而且其注入效率降低，导致大的耗电量(Trans.Electron Dev.，vol.49，no.11，pp.1939-1946，2002)。另外，由于已知电荷陷阱存储单元无需使用栅极，只需改变MOSFET结构中介电层的结构即可，因此其结构简单，在制程上有很大优势，但同时还存在致命的缺点，也就是难以消除在程序化操作中被注入的电子。即，氮化膜中深阱起到阻止已被注入的电子泄漏的作用。这一结构虽然改善了电荷保存(retention)特性，但同时导致了进行擦除操作时需要大幅增加操作电压的结果。而人们一般接受如下机理，即，于所述栅极施加较大负偏置(negative bias)电压时，由于氮化膜深阱中电子不易释放，因此通道中的正孔通过FN隧穿方式注入到陷阱中后，可以重新和已被程序化的电子相结合，由此可以达到擦除的目的。但在相同的条件下，因正孔的FN隧穿而产生的电流值远远小于因电子隧穿而产生的电流值，此外，将介电层作为电荷存储场所的电荷陷阱存储器，和使用导体概念浮栅的FLOTOX单元相比，其耦合率非常小，因此将所施加的栅极电压集中在隧穿氧化膜中就存在实质性的限制。由于上述两个原因(低值的正孔隧穿电流和耦合率)，当施加较大的负栅极电压时，电子反而从栅极穿隧过来(如图3所示)，由此产生反向隧穿效应(Back-tunneling)，导致了擦除速度的大幅降低，且其阈值电压的原状修复只能停留在一定水平上。总之，为了实现电荷陷阱存储器真正的产业化，必须克服上述擦除不完整的问题。目前作为解决擦除不完整问题的方法，其中一个方法是采取上述一单元二位(亦即，单一单元中存储两个位)方式的NROMTM电荷陷阱存储器，这一方法通过采用热正孔(hot-hole)注入方式解决擦除问题。这一方法如图4所示，在NMOS结构中源极或漏极和衬底(body)之间施加较大的负电压以作为负偏置电压时，栅极下侧的源极或漏极的N+领域在其表面上发生逆转(inversion)，并诱导正孔。此时，局部形成的N+-P+接合区将产生较大电场，并以此引发带间穿隧现象(Band-to-Band Tunneling)。之后，向通道一侧穿过的正孔，由于受源极或漏极和衬底间的电压影响而更加加速，其中动能较充足的热正孔借助于栅极电压，更加易于注入到氮化膜内。这一方式下的热正孔将具有远远大于F-N隧穿正孔的能量，因此虽然其质量大，且隧道墙壁高，但可以有效地注入到氮化膜内。但为了实现通过所述热正孔注入方式进行擦除操作，需要将栅极与衬底电压、以及源极与漏极的偏置电压均能保持在一定值上。而关键的是，NAND型存储阵列就不能适用这一方法。其原因是，为了通过所述热正孔注入方式对已知NMOS型存储单元进行擦除操作，于栅极施加较大的负电压时，通道被关闭处于积聚模式(accumulationmode)，因此无法有效地将常规NAND阵列的位线(Bit line)所供给的电压传递到与此串联连接的每一单元的源极和漏极。因此，对于只能通过F-N隧穿方式进行程序化操作和擦除操作的NAND型闪存来说，由于所述反向隧穿效应，导致了擦除速度缓慢的问题，而这就是拖延电荷陷阱存储器商业化的最大原因。另外，为了通过有别于热正孔注入方式的FN隧穿方式改善所述擦除速度问题，迄今为止人们不断地做了不同的尝试。其中，Reisinger等人试图采用掺杂P+而非掺杂N+的多晶硅制作电荷陷阱存储单元的栅极，藉以增高栅极和氮化膜之间的隧道墙壁，由此达到减少反向隧穿效应(Dig.本文档来自技高网...

【技术保护点】
一种电荷陷阱存储单元，包括：半导体基板，其包括有源区域和场区域；栅极，其形成于所述有源区域上方；源区及漏区，其相邻于所述栅极设置在所述有源区域中，且所述源区及漏区间隔开一定距离；以及多层介电层，其形成在所述栅极和有源区域之间，并包括电荷陷阱层，其特征在于，所述源区及漏区中掺有Ｐ型杂质；所述有源区域由至少二层掺杂层构成，所述至少二层掺杂层具有掺杂Ｎ型杂质而与所述源区／漏区形成ＰＮ结的隧穿诱发层。

【技术特征摘要】
KR 2005-2-3 10-2005-0009844;KR 2005-2-3 10-2005-001.一种电荷陷阱存储单元，包括半导体基板，其包括有源区域和场区域；栅极，其形成于所述有源区域上方；源区及漏区，其相邻于所述栅极设置在所述有源区域中，且所述源区及漏区间隔开一定距离；以及多层介电层，其形成在所述栅极和有源区域之间，并包括电荷陷阱层，其特征在于，所述源区及漏区中掺有P型杂质；所述有源区域由至少二层掺杂层构成，所述至少二层掺杂层具有掺杂N型杂质而与所述源区/漏区形成PN结的隧穿诱发层。2.根据权利要求1所述的电荷陷阱存储单元，其特征在于，所述隧穿诱发层形成在所述半导体基板上的N型阱内。3.根据权利要求2所述的电荷陷阱存储单元，其特征在于，所述有源区域在半导体基板上N型阱内所述隧穿诱发层下端进一步包括雪崩诱发层，所述雪崩诱发层为掺入N型杂质而形成在所述源区/漏区下方的既深又宽的掺杂层。4.根据权利要求3所述的电荷陷阱存储单元，其特征在于，所述有源区域在半导体基板上N型阱内所述隧穿诱发层上端进一步包括掺入P型杂质而形成的阈值电压调节层。5.根据权利要求3所述的电荷陷阱存储单元，其特征在于，所述雪崩诱发层的N型杂质为磷或砷；所述隧穿诱发层的N型杂质为砷或锑。6.根据权利要求2所述的电荷陷阱存储单元，其特征在于，所述N型阱杂质的峰值掺杂浓度等于或大于5×1017/cm3；所述隧穿诱发层的N型杂质的峰值掺杂浓度等于或大于1×1018/cm3。7.根据权利要求3所述的电荷陷阱存储单元，其特征在于，所述雪崩诱发层的N型杂质的峰值掺杂浓度等于或大于5×1017/cm3；所述隧穿诱发层的N型杂质的峰值掺杂浓度等于或大于1×1018/cm3。8.一种电荷陷阱存储单元的制造方法，其特征在于包括以下步骤在半导体基板上形成N型阱；在所述N型阱内形成至少二层掺杂层；在所述半导体基板上形成具有电荷陷阱层的多层介电层；在所述多层介电层上形成栅极；在与所述栅极两侧相邻的所述半导体基板上形成P型源区/漏区。9.根据权利要求8所述的电荷陷阱存储单元的制造方法，其特征在于，所述N型阱的形成步骤中，对所述基板注入P+或As+离子；所述至少二层掺杂层的形成步骤包括以下步骤对所述基板注入As+或Sb+离子，以在所述N型阱内形成隧穿诱发层；对所述基板注入BF2+或In+离子，以在所述隧穿诱发层上方基板表面上形成阈值电压调节层。10.根据权利要求9所述的电荷陷阱存储单元的制造方法，其特征在于，所述至少二层掺杂层的形成步骤中，在形成所述隧穿诱发层之前进一步包括雪崩诱发层的形成步骤，所述雪崩诱发层通过对所述基板注入P+或As+离子而形成。11.根据权利要求9所述的电荷陷阱存储单元的制造方法，其特征在于，所述隧穿诱发层的形成步骤中，以15～40keV的能量对所述基板注入5×1012/cm2～5×1013/cm2注入量的As+或Sb+离子；所述阈值电压调节层的形成步骤中，以1～15keV的能量注入5×1012/cm2～7×1013/cm2注入量的BF+2或In+离子。12.根据权利要求10所述的电荷陷阱存储单元的制造方法，其特征在于，所述雪崩诱发层的形成步骤包括以下步骤以40～80keV能量注入5×1012/cm2～5×1013/cm2注入量的P+或As+离子；以100～150keV的能量注入和上一步骤相同注入量的相同离子，所述隧穿诱发层的形成步骤为，当对所述基板注入P+离子而形成雪崩诱发层时，以15～40keV的能量对所述基板注入5×1012/cm2～5×1013/cm2注入量的As+或Sb+离子；当对所述基板注入As+离子而形成雪崩诱发层时，以15～40keV的能量对所述基板注入5×1012/cm2～5×1013/cm2注入量的Sb+离子，所述阈值电压调节层的形成步骤为，以1～15keV的能量注入5×1012/cm2～7×1013/cm2注入量的BF+2或In+离子。13.一种电荷陷阱存储单元的操作方法，用以对一电荷陷阱存储单元进行程序化操作，其特征在于，该电荷陷阱存储单元包括源区/漏区，其内掺有P型杂质；有源区域，其具有隧穿诱发层，所述隧穿诱发层形成在半导体基板的N型阱内，并掺有N型杂质以与所述源区/漏区形成PN结；栅极，其形成在所述有源区域的上方；多层介电层，其形成在所述栅极和所述基板中有源区域之间，并包括电荷陷阱层，在进行程序化操作时，于所述电荷陷阱存储单元的源区、漏区、栅极和基板的有源区域分别施加预定的偏置电压，藉此在所述N型阱的深耗尽区加速由所述隧穿诱发层带间穿隧的电子，由此引发雪崩现象，再将所述雪崩现象中产生的正孔，从所述N型阱的深耗尽区向基板表面方向加速形成热正孔，并借助于栅极电场，将所述热正孔注入到所述多层介电层中。14.根据权利要求13所述的电荷陷阱存储单元的操作方法，其特征在于，所述电荷陷阱存储单元在所述N型阱内隧穿诱发层下端进一步包括雪崩诱发层，所述雪崩诱发层为掺入N型杂质而形成在所述源区/漏区下方的既深又宽的掺杂层；所述N型阱的深耗尽区为所述雪崩诱发层的深耗尽区。15.根据权利要求14所述的电荷陷阱存储单元的操作方法，其特征在于，对所述电荷陷阱存储单元进行擦除操作时，改变所述偏置电压条件，并通过FN隧穿方式将电子由所述有源区域通道注入到所述多层介电层中。16.根据权利要求14所述的电荷陷阱存储单元的操作方法，其特征在于，对所述电荷陷阱存储单元进行程序化操作时，于所述源区和漏区均施加规定电压VS，或者仅于其中之一施加规定电压VS，而使另一个浮置；于所述栅极施加小于所述规定电压VS的电压VG；于所述有源区域施加大于所述规定电压VS的电压VB。17.根据权利要求16所述的电荷陷阱存储单元的操作方法，其特征在于，对所述电荷陷阱存储单元进行程序化操作时，将所述电压VS设为0V，将所述电压VG设为-5～-18V，将所述电压VB设为2～10V。18.根据权利要求15所述的电荷陷阱存储单元的操作方法，其特征在于，对所述电荷陷阱存储单元进行擦除操作时，于所述有源区域施加规定电压VB；于所述栅极施加大于所述规定电压VB的电压VG；使所述源区及漏区均浮置，或者仅使其中之一浮置，而于另一个施加和所述电压VB相同的电压VS，或者均于所述源区及漏区施加和所述电压VB相同的电压VS。19.根据权利要求18所述的电荷陷阱存储单元的操作方法，其特征在于，对所述电荷陷阱存储单元进行擦除操作时，将所述电压VB设为-10～-20V，将所述电压VG设为0V，并使所述源区和漏极均浮置。20.一种NAND型闪存阵列，包括至少一个位线，所述各位线上串联连接有第一选择晶体管、至少二个电荷陷阱存储单元、第二选择晶体管，且其串联方式是各元件中前一元件的源极和后一元件的漏极相吻合；所述第二选择晶体管的源极电性连接于和所述位线相垂直排列的公共源极线；所述第一选择晶体管的栅极和第二选择晶体管的栅极分别电性连接于和所述位线交叉排列的第一选择栅极线及第二选择栅极线；所述至少二个电荷陷阱存储单元的栅极分别电性连接于和所述位线交叉排列的至少二个字线，其特征在于，所述电荷陷阱存储单元包括半导体基板；有源区域，其形成在所述基板上，并构成至少二层掺杂层，所述至少二层掺杂层具有N型隧穿诱发层；栅极，其形成于所述有源区域上方；源区及漏区，其相邻于所述栅极设置在所述有源区域中，并掺有P型杂质，且两者间隔开一定距离；以及多层介电层，其形成在所述栅极和有源区域之间，并包括电荷陷阱层。21.根据权利要求20所述的NAND型闪存阵列，其特征在于，所述电荷陷阱存储单元的隧穿诱发层形成在所述半导体基板上N型阱内。22.根据权利要求21所述的NAND型闪存阵列，其特征在于，所述电荷陷阱存储单元的有源区域，在半导体基板上N型阱内所述隧穿诱发层下端进一步包括雪崩诱发层，所述雪崩诱发层为掺入N型杂质而形成在所述源区/漏区下方的既深又宽的掺杂层。23.根据权利要求22所述的NAND型闪存阵列，其特征在于，所述电荷陷阱存储单元的有源区域，在半导体基板上N型阱内所述隧穿诱发层上端进一步包括掺入P型杂质而形成的阈值电压调节层。24.根据权利要求22所述的NAND型闪存阵列，其特征在于，所述电荷陷阱存储单元的雪崩诱发层的N型杂质为磷或砷；所述电荷陷阱存储单元的隧穿诱发层的N型杂质为砷或锑。25.根据权利要求21所述的NAND型闪存阵列，其特征在于，所述电荷陷阱存储单元的N型阱杂质的峰值掺杂浓度等于或大于5×1017/cm3；所述电荷陷阱存储单元隧穿诱发层的N型杂质的峰值掺杂浓度等于或大于1×1018/cm3。26.根据权利要求22所述的NAND型闪存阵列，其特征在于，所述电荷陷阱存储单元雪崩诱发层的N型杂质的峰值掺杂浓度等于或大于5×1017/cm3；所述电荷陷阱存储单元隧穿诱发层的N型杂质的峰值掺杂浓度等于或大于1×1018/cm3。27.一种NAND型闪存阵列的操作方法，用以对一NAND型闪存阵列进行程序化操作，其特征在于，所述NAND型闪存阵列包括至少一个位线，所述各位线上串联连接有第一选择晶体管、至少二个电荷陷阱存储单元、第二选择晶体管，且其串联方式是各元件中前一元件的源极和后一元件的漏极相吻合；所述第二选择晶体管的源极电性连接于和所述位线相垂直排列的公共源极线；所述第一选择晶体管的栅极和第二选择晶体管的栅极分别电性连接于和所述位线交叉排列的第一选择栅极线及第二选择栅极线；所述至少二个电荷陷阱存储单元的栅极分别电性连接于和所述位线交叉排列的至少二个字线，其中，所述电荷陷阱存储单元包括；源区/漏区，其内掺有P型杂质；有源区域，其具有隧穿诱发层，所述隧穿诱发层形成在半导体基板的N型阱内，并掺有N型杂质以与所述源区/漏区形成PN结；栅极，其形成在所...

【专利技术属性】
技术研发人员：沈载星，朴炳国，李钟德，金桢雨，
申请(专利权)人：财团法人SEOUL大学校产学协力财团，三星电子株式会社，
类型：发明
国别省市：KR[韩国]