集成电路的过度电性应力保护电路制造技术

本发明专利技术是有关于一种用于集成电路的过度电性应力保护电路，其包含多个串联电阻、一模式控制开关以及一偏压电路。串联电阻电性连接于输入端及输出端之间，且模式控制开关电性连接于输出端及接地端之间。偏压电路连接于输入端，用以产生一模式控制信号以控制模式控制开关。其中，偏压电路所产生的模式控制信号使得模式控制开关在正常模式下为开断，而在过度电性应力模式下为闭合。

【技术实现步骤摘要】

本专利技术涉及一种用于集成电路的保护电路，特别是涉及一种集成电路的过度电性 应力(EOS)保护电路。
技术介绍
半导体集成电路通常设计成须在特定电压或电压范围内运作。当输入电压超过特 定电压或电压范围时，集成电路就会失效，甚至损坏。这类异常或有害的输入电压一般称为 过度电性应力(electrical overstress, EOS) 0鉴于过度电性应力，例如电性突波(spike)，在一般的电路应用上是不可避免的， 因此亟需提出一种用于集成电路的保护电路，以避免集成电路的失常或损坏。由此可见，上述现有的集成电路的过度电性应力保护电路在结构与使用上，显然 仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费 尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有 适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新 型的集成电路的过度电性应力保护电路，实属当前重要研发课题之一，亦成为当前业界极 需改进的目标。
技术实现思路
本专利技术的目的在于，提出一种用于集成电路的过度电性应力保护电路，以避免集 成电路的失常或损坏。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出 的一种集成电路的过度电性应力保护电路，其包含多个串联电阻，其电性连接于一输入端 及一输出端之间；一模式控制开关，其电性连接于该输出端及一接地端之间；以及一偏压 电路，其电性连接于该输入端，用以产生一模式控制信号以控制该模式控制开关；其中，该 偏压电路所产生的该模式控制信号使得该模式控制开关在一正常模式下为开断，而在一过 度电性应力模式下为闭合。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的集成电路的过度电性应力保护电路，其中所述的串联电阻的数量是取决 于，在该过度电性应力模式下，能使跨于每一该电阻的压降低于一特定的操作电压。前述的集成电路的过度电性应力保护电路，其中每一该电阻为一电阻连接型态的 金氧半电晶体(MOS)。前述的集成电路的过度电性应力保护电路，其中所述的偏压电路包含一分压器， 用以将一输入电压分配于多个组成元件之间，其中该模式控制信号由该些组成元件之间的 一节点所提供。前述的集成电路的过度电性应力保护电路，其中所述的组成元件为一电阻元件。前述的集成电路的过度电性应力保护电路，其中所述的电组元件为一电阻连接型态的金氧半电晶体(MOS)。前述的集成电路 的过度电性应力保护电路，其更包含一第二模式控制开关，其一 端耦接于该偏压电路，而另一端提供该模式控制信号并与一电流源连接，其中，该第二模式 控制开关在该正常模式下为开断的，而在该过度电性应力模式下为闭合的。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的 一种集成电路的过度电性应力保护电路，其包含多个串联的压控式电阻，其电性连接于一 输入端及一输出端之间；一模式控制开关，其电性连接于该输出端及一接地端之间；以及 一偏压电路，连接于该输入端，用以产生一模式控制信号以控制该模式控制开关，并产生至 少一控制信号来控制至少一该压控式电阻；其中，该偏压电路所产生的该模式控制信号使 得该模式控制开关在一正常模式下为开断，而在一过度电性应力模式下为闭合，且所产生 的该控制信号使得该压控式电阻在该过度电性应力模式下的阻抗高于在该正常模式下的 阻抗。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的集成电路的过度电性应力保护电路，其中所述的串联的压控式电阻的数量 是取决于，在该过度电性应力模式下，能使跨于每一该压控式电阻的压降低于一特定的操 作电压。前述的集成电路的过度电性应力保护电路，其中所述的偏压电路包含一分压器， 用以将一输入电压分配于多个组成元件之间，其中该模式控制信号和该控制信号由该些组 成元件之间的相应节点所提供。前述的集成电路的过度电性应力保护电路，其中所述的组成元件是为一电阻元 件。前述的集成电路的过度电性应力保护电路，其中所述的电组元件为一电阻连接型 态的金氧半电晶体(MOS)。前述的集成电路的过度电性应力保护电路，其更包含一额外模式控制开关，其一 端耦接于该偏压电路的内部一节点，而另一端提供该模式控制信号并与一电流源连接，其 中，该额外模式控制开关在该正常模式下为开断的，而在该过度电性应力模式下为闭合的。本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术 集成电路的过度电性应力保护电路至少具有下列优点及有益效果本专利技术的集成电路的过 度电性应力保护电路，可避免集成电路的失常或损坏。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够 更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图IA显示本专利技术第一实施例的集成电路的过度电性应力保护电路。图IB显示类似于图IA所示实施例的集成电路的过度电性应力保护电路。图2A和图2B分别显示在正常模式和过度电性应力模式下，图IB的实施电路图及 其相关参数。图3A显示本专利技术第二实施例的集成电路的过度电性应力保护电路。图3B显示类似于图3A所示实施例的集成电路的过度电性应力保护电路。10:集成电路 12:偏压电路Ra、Rb、Rc、Rl、R2、R3 电阻Sm 模式控制开关Sm2 第二模式控制开关Sm3 第三模式控制开关Vin:输入端/输入电压Vout 输出端/输出电压Vm:模式控制信号I:电流源VRa、VRb、VRc 压控式电阻Vcl、Vc2、Vc3 控制信号具体实施例方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合 附图及较佳实施例，对依据本专利技术提出的集成电路的过度电性应力保护电路其具体实施方 式、结构、特征及其功效，详细说明如后。有关本专利技术的前述及其他
技术实现思路
、特点及功效，在以下配合参考图式的较佳实 施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本专利技术为达成预定目 的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说 明之用，并非用来对本专利技术加以限制。图IA显示本专利技术第一实施例的集成电路10的过度电性应力(EOS)保护电路。虽 然本实施例以3. 3伏特的集成电路作为例示，然而本专利技术亦可适用于其他不同操作电压的 集成电路。为了避免集成电路(IC) 10遭受损坏，一般会在集成电路10之前使用过度电性应 力保护电路予以保护。在本实施例中，过度电性应力保护电路主要包含多个串联的电阻 Ra-Rc、一偏压电路(bias circuit) 12 以及一模式控制开关(mode-control switch) Sm。具 体来说，串联的电阻Ra-Rc电性连接于过度电性应力保护电路的输入端Vin及输出端Vout 之间。偏压电路12电性耦接于输入端Vin，用以产生一模式控制信号Vm以控制模式控制开 关Sm。而模式控制开关Sm则电性连接于输出端Vout及接地端(或Vss)之间。在一实施 例中，偏压电路12包含一分压器，其将输入电压Vin分配于多个组成元件之间，如图IA所 示的串联电阻R1-R3。例如，模式控制信号Vm可由本文档来自技高网...

【技术保护点】
一种集成电路的过度电性应力保护电路，其特征在于其包含：多个串联电阻，其电性连接于一输入端及一输出端之间；一模式控制开关，其电性连接于该输出端及一接地端之间；以及一偏压电路，其电性连接于该输入端，用以产生一模式控制信号以控制该模式控制开关；其中，该偏压电路所产生的该模式控制信号使得该模式控制开关在一正常模式下为开断，而在一过度电性应力模式下为闭合。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄崇铭，张铁谚，林宏穗，
申请(专利权)人：奇景光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]