本发明专利技术描述一种非易失性存储系统，其包含用于在主机与非易失性存储器之间传送信息的控制器。所述控制器包含加密／解密引擎，其用于往来于位于所述控制器外部的非易失性存储器装置传送信息，在正存储到所述非易失性存储器装置中的信息被存储之前使用第一密钥对所述信息进行加密，且进一步在所存储的已加密信息被检索之后使用所述第一密钥对所述信息进行解密。或者，使用第二密钥连同所述第一密钥一起向所述非易失性存储器内所存储的所述信息添加进一步的安全性。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术实施例大体来说涉及非易失性存储器系统，且特定来说涉及具有用于对往 来于外部非易失性存储装置的信息进行安全存储及存取的控制器的此类系统。
技术介绍
近几年来，非易失性存储器已因其众多特性而作为一种良好的存储媒体享有盛 名，例如，即使在无供电情况下其也可保持所存储的信息。另一方面且几乎因此，在 以因特网、电子商务为主导且对敏感信息的电子存储有更大要求的世界里，以安全的 方式不能被未授权源发现地存储信息已变得极其重要。例如，口令、允许对信息的电子存取的用户识别及电子证书已变为敏感信息，这 主要是因为其允许对金融数据及其它机密信息的存取。因此，尤其是在安全地进行的情况下，将信息存储到非易失性存储器中及将信息检索出非易失性存储器可是需要的。 这对于大尺寸的非易失性存储器(例如超过一兆字节)来说更为明显。在某些应用中，例如智能卡及可信平台模块(TPM)等装置包含嵌入式快闪或电 可编程只读存储器EPROM，其为特定类型的非易失性存储器。可需要使这些及其它 应用采用大型的非易失性存储器。通常采用非易失性存储器来存储敏感事物。然而，当前，离开用于存储的电子集成电路或装置进入非易失性存储器或快闪装置的信息不 会享有高度的安全且因此易受到干扰。存在当前采用加密/解密技术以用于对非易失性存储器中所存储的信息进行存取 及编程的系统，然而，这些系统包含控制器内的非易失性存储器或集成电路且因此不 太适于存储大众信息或存储大量的信息。另外，在集成电路、装置或芯片内包含大型非易失性存储器可是极为昂贵的，因 为制造非易失性存储器的成本因集成而明显高于以标准CMOS逻辑技术来制造装置 或芯片。作为实例，己知在与包含控制器或装置相同的集成电路内包含大型快闪存储 器可使成本增加25%到30%。包含相对较小尺寸(例如约数字节)的非易失性存储器 可使用CMOS逻辑技术来完成。以CMOS逻辑技术实施的非易失性存储器单元明显 大于以电可擦除可编程ROM (EEPROM)技术实施的其对应单元。然而，在CMOS 中制造装置或芯片的成本明显低于在EEPROM中的成本。使用CMOS逻辑技术制造 的具有小非易失性存储器的装置或芯片由于非易失性存储器需要较大的CMOS非易5失性存储器单元而经历不明显的成本增加。这又使得所述装置或芯片稍大，然而成本比在必须使用EEPROM技术来实施所述装置或芯片的情况下明显较低。如果裸片尺寸 的增加相当小而又需要较大容量的存储器时，则较大的尺寸是可容许的，裸片尺寸的 增加当然是不实际的且需要采用EEPROM技术。在其中非易失性存储器位于控制器外部(即，在不同的裸片、集成电路或芯片或 不同的封装上)的应用中，不存在向所述外部非易失性存储器存储信息及从所述外部 非易失性存储器检索信息的有效安全的系统。鉴于前文所述，需要使包含控制器的非易失性存储系统实现安全的信息存储媒 体，其中所述媒体驻留在所述控制器外部。
技术实现思路
附图说明图l(a)显示根据本专利技术实施例的非易失性存储器系统。 图l(b)显示图l(a)的系统的控制器的进一步细节。 图1(c)显示测试/制造图l(a)的控制器的实例性实施例。 图1(d)显示根据本专利技术另一实施例的非易失性系统79的实例性实施例。 图l(e)显示前述非易失性存储器系统中的任一者的例示性性用，例如图l(a)的非 易失性系统。图2显示图l(a)的系统在检索非易失性存储器中所存储的信息时采用的实例性步骤。图3显示根据本专利技术另一实施例的非易失性存储器系统。图4显示当将信息存储到非易失性存储器中时在一个实施例中处理的实例性步骤 的流程图。图5显示当从非易失性存储器检索信息时在一个实施例中处理的实例性步骤的流 程图。具体实施方式现在参照图l(a)，图中显示根据本专利技术实施例的非易失性存储器系统IO，其包含 控制器12，控制器12通过接口 (或通信链路)16耦合到非易失性存储器14。链路16 可采取业内众所周知的各种形式，例如快闪接口、 SPI、 12C、"或非"及"与非"快 闪总线、经界定以顺应业内选用的标准的总线，等等。本文中使用的"非易失性存储 器"是指能够在不向其供电的情况下保持信息的存储器。本文中使用的"非易失性半导体存储器"是指制作于衬底上的能够在不向其供电的情况下保持信息的半导体存储 器。半导体可制作于衬底上，且非易失性半导体存储器可制作于一个或一个以上裸片、 芯片或集成电路上。显示控制器12包含主机接口 18、控制逻辑20、编码器/解码器引擎22及编码器/ 解码器密钥存储装置24及快闪接口 26。本文中使用的"密钥"是指经研发以实现对 信息进行加密及/或解密的目的的电子值。显示主机接口 18经耦合以通过主机链路17从主机(未显示)接收信息，在一个 实例中所述主机链路为通用串行接口 (USB)连接，且在其它实施例中可为其它己知 类型的连接。充当主机的装置的实例为计算机的中央处理单元(CPU)、数码相机 的处理单元、例如蜂窝电话的移动通信装置及引导信息出入非易失性存储器的许多其 它装置。进一步显示主机接口 18耦合到控制逻辑20以用于向其提供从所述主机接收 的信息。另外，还显示主机接口 18耦合到引擎22以用于提供从主机接收的信息。控制逻 辑20从存储装置24检索主密钥(对非易失性存储器系统唯一的密钥)，并将所述主 密钥加载到引擎22中以供在对信息进行加密及/或解密时使用，这在不久将变得更为 明显。进一步显示控制逻辑20耦合到存储装置24以用于维持主密钥。在本专利技术一个实 施例中，存储装置24为非易失性存储器。在替代实施例中，所述主密钥是硬连线的， 或被永久地编程或位于只读存储器(ROM)中。对所述主密钥进行硬连线的方式的实 例包含但不限于使用电可编程烙丝、反烙丝、激光熔断及非易失性存储器单元。所述 主密钥可替代地由固件或软件代码编程或存储在控制器中的ROM内。所述主密钥可 在存储装置24是不必要的情况下任选地存储在控制逻辑20内。在另一实施例中，主 密钥存储在引擎22中。主密钥的产生与编程在制造控制器12或系统10时发生。在其中存储装置24是非易失性存储器的情况下，控制器12的尺寸因使用CMOS 过程而略大，但尺寸的增加是不明显的。这是因为存储装置24的尺寸约为数字节，从 而使得尺寸的增加不明显或可忽略不计。然而，非易失性存储器14的尺寸很大，且在 非易失性存储器14置于控制器12内的情况下会实质地增加与控制器12相关联的尺寸 及成本。然而，根据本专利技术实施例，通过使较大尺寸的非易失性存储器14位于控制器 12外部来消除与所述非易失性存储器相关联的负担，从而允许实际地使用CMOS过 程来用于制造控制器12。主机链路17的实例包含但不限于USB、多媒体卡(MMC)、安全数据(SD)、 压縮快闪(CF)、存储棒(MS) 、 IDE、串行ATA (SATA) 、 PCI Express (PCIe)、 SCSI、 IS07816及低管脚计数(LPC)，其均为业内选用的标准。用以加密及/或解密信息的引擎22必须被强加密，即，使用尚未被破译的加密算 法。当前已知的强算法(例如高级加密标准(AES) 128/196/256)由引擎22来可编程 地执行。应了解，可在不背离本专利技术实施例的情况下采用任何加密/本文档来自技高网...
【技术保护点】
一种在非易失性存储系统中用于在主机与非易失性存储器之间传送信息的控制器，其包括： 加密／解密引擎，其用于往来于位于所述控制器外部的所述非易失性存储器传送信息，其中所述引擎在待存储到所述非易失性存储器装置中的信息被存储到其中之前使用密钥 对所述信息进行加密，并在已加密信息从所述非易失性存储器中被检索之后使用所述密钥对所述已加密信息进行解密。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：迈赫迪阿斯纳阿沙里，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。