使用蚀刻停止层形成贯穿晶片电学互连及其它结构制造技术

在半导体晶片中提供贯穿晶片互连，包括在半导体晶片的可能凹陷部分 内形成牺牲膜(110)；沉积金属化(124)于该晶片的一面上，从而覆盖面 向该晶片这一面的该牺牲膜的露出部分；可能地在蚀刻之后除去以露出面向 该晶片另一面的该牺牲膜的露出部分；以及沉积金属化(130)于该晶片的 另一面上，从而接触先前沉积的金属化。还披露了使用薄金属膜提供电容性 和其它结构的技术。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及使用薄电介质膜形成贯穿晶片电学互连及其它结构的技术。
技术介绍
转让给本申请的受让人的美国专利No.6,818464披露了 一种用于提供具有一个或更多个通孔的半导体结构的双面蚀刻技术，这些通孔通过馈通(feed-through )金属化工艺来气密密封。馈通金属化工艺可包括使用电镀技术。该半导体结构例如可以用作封装光电子或其它装置或者集成电路的封装的盖。贯穿晶片电学互连可以提供例如从封装的外部到封装在该封装内的装置或电路的电学接触。根据前述专利中披露的具体实施例，在包含掩埋蚀刻停止层的硅晶片上进行该双面蚀刻技术。该贯穿晶片电学互连可以令人满意地获得，不过将掩埋蚀刻停止层包含在半导体晶片中是昂贵的。类似地，使用电镀技术形成该馈通金属化是昂贵的。本专利技术可以克服对于这种掩埋蚀刻停止层的需求且不需要使用电镀技术来形成该馈通金属化。
技术实现思路
根据本专利技术一方面，贯穿晶片互连的制作包括形成牺牲膜。例如， 一种提供贯穿晶片互连的方法包括在预先存在的半导体晶片内形成牺牲电介质膜；沉积金属化于该晶片的一面上，从而覆盖面向该晶片这一面的该牺牲膜的露出部分；除去面向该晶片另 一 面的该牺牲膜的露出部分；以及沉积金属化于该晶片的所述另一面上，从而接触先前沉积的金属化。7在一些实施方式中，该牺牲膜为二氧化硅或氮化硅。在另一方面，披露了一种在包含第一面和第二面的半导体晶片中提供贯穿晶片互连的方法。该方法包括在该晶片的第二面内蚀刻形成一个或多个微通孔，以及在该第二面上提供蚀刻停止层，其中该蚀刻停止层覆盖该微通孔中的表面。在该晶片的该第一面内蚀刻形成腔体至一深度，使得在该微通孔蚀刻形成的区域中，该蚀刻停止层的部分在该腔体内露出。该方法还包括沉积金属化于该晶片的一面上，以及随后从与该微通孔蚀刻形成位置相对应的区域除去该蚀刻停止层的区域。沉积金属化于该晶片的另一面上，使得在与该微通孔蚀刻形成位置相对应的区域内，沉积在该第一面上的金属化与沉积在该第二面上的金属化接触以形成该贯穿晶片互连。在另一实施方式中，可以在第二面内蚀刻形成微通孔之前，在该晶片的第一面内蚀刻形成该腔体。因此，例如， 一种在具有第一面和第二面的半导体晶片中提供贯穿晶片互连的方法，可以包括在该晶片的第一面内蚀刻形成腔体；在该晶片的该第一面上提供蚀刻停止层，其中该蚀刻停止层覆盖该腔体中的表面；以及在该晶片的该第二面内蚀刻形成一个或多个微通孔至一深度，使得该一个或多个微通孔到达该蚀刻停止层。可以沉积金属化于该晶片的一面上，以及随后从与该一个或多个微通孔蚀刻形成位置相对应的区域除去该蚀刻停止层的区域。可以沉积金属化于该晶片的另一面上，使得在与该一个或多个微通孔蚀刻形成位置相对应的区域内，沉积在该第一面上的金属化与沉积在该第二面上的金属化接触以形成该贯穿晶片互连。尽管前述技术使用双面蚀刻(即，从一面蚀刻以形成^f效通孔以及^v另一面蚀刻以形成腔体)，在一些应用中，可以仅从晶片的一面蚀刻形成贯穿晶片开口。在一些应用中，这些技术可以形成气密密封的贯穿晶片互连。该薄金属膜也可以用于形成电容性和其它结构，例如薄膜电感器和悬臂结构。其它特征和优点通过下述详细描述、附图和权利要求将变得显而易见。附图说明图1A至图1F示出使用薄牺牲电介质膜形成贯穿晶片互连的双面蚀刻工艺的实施方式。图2 A至图2 F示出使用薄牺牲电介质膜形成贯穿晶片互连的双面蚀刻工艺的另一实施方式。图3示出使用薄电介质膜形成贯穿晶片电容性互连的双面蚀刻工艺的示例。图4A至图4E示出使用薄牺牲电介质膜形成金属悬臂结构或电感器的 单面蚀刻工艺的实施方式。图5示出根据图4A至图4E的工艺的金属悬臂结构的俯视图。图6示出根据图4A至图4E的工艺的电感器的俯视图。图7A示出形成为贯穿半导体晶片中的单个开口的多个电学互连的示例。图7B示出图7A的贯穿晶片互连的俯一见图。图8A和图8B示出用于形成贯穿单个密封通孔(via)的多个电学互连 的工艺的步骤。图9A和图9B示出与图8A和图8B的工艺相关的电学互连的俯视图。 具体实施例方式披露这样的实施方式，其包括对半导体晶片执行双面和单面蚀刻技术以 定义开口，其中贯穿晶片金属化可以发生在该开口内。图1A至图1F示出使 用双面蚀刻技术的贯穿晶片互连工艺的实施方式的示例，其中在蚀刻形成腔 体之前，通孔蚀刻形成于半导体晶片100中。在图1A，半导体晶片100包 括第一面102和第二.面104。分别具有底部107、 109的微通孔106、 108可 以在半导体晶片IOO的第二面104上被蚀刻至预定深度。例如，半导体晶片 IOO可以是在氢氧化钾(KOH)中可以被各向异性蚀刻的硅(Si)晶片。图1A示出两个锥形微通孔106、 108。然而，微通孔可以在半导体晶片 的一面内形成为不同形状，例如方形或矩形。此外，微通孔的数目不限于两 个； 一个或者超过两个微通孔可以蚀刻形成。微通孔的数目及其形状例如可 以基于半导体尺寸和工艺条件以及电路连接性要求来确定。接着，在图1B，蚀刻停止层110沉积在半导体晶片IOO的被蚀刻的第 二面104上。蚀刻停止层110可以由例如二氧化硅(SiO2)和/或氮化珪(Si3Nj 组成。可以使用例如热氧化工艺生长二氧化硅层。如果使用热氧化工艺，则 蚀刻停止层材料可以覆盖晶片的两面。二氧化硅层也可以用作半导体晶片IOO的隔离或钝化层。蚀刻掩模层112沉积在半导体晶片100的第二面104上蚀刻停止层110 上方。蚀刻掩模层112也可以由例如二氧化硅和/或氮化硅组成。蚀刻停止层 110和蚀刻掩模层112不一定使用相同的层组成。例如，蚀刻掩模层112可 以由使用低压化学气相沉积(LPCVD )工艺沉积的氮化硅组成。此外，如图1B所示，蚀刻掩模层114沉积在半导体晶片100的第一面 102上。蚀刻掩模层H4定义用于随后在晶片第一面102内形成的一个或多 个腔体的开口 。接着，从半导体晶片100的第一面102定义和蚀刻形成一个或多个腔体 (例如，腔体116)，如图1C所示。用于形成腔体116的蚀刻技术可以与用 于形成微通孔106、 108的蚀刻技术相同。腔体116可以蚀刻至预定深度， 使得薄膜120、 122保留在分别由微通孔106、 108定义的区域内。薄膜120、 122由蚀刻停止层110的材料形成。在该示例中，蚀刻形成的腔体116大于 摆支通孔106、 108。在图1C所示的实施方式中，腔体116以及每一个微通孔106、 108的蚀 刻深度的总和超过半导体晶片的总厚度，使得腔体116的底部分别伸展超过 微通孔106、 108的底部107、 109。每个薄膜120、 122的一部分因此在腔体 116内露出。蚀刻掩模层112、 114随后可以剥离。例如，如果蚀刻掩模层 112、 114由氮化硅组成，反应离子蚀刻(RIE)工艺可用于剥离这些层。在 一些实施方式中，使用磷酸的湿法蚀刻工艺可以用于剥离蚀刻掩模层。在图1D中，半导体晶片IOO被氧化。在半导体晶片IOO由硅组成的示 例中，该氧化物层可以使用例如热氧化工艺来生长。氧化物118(例如Si02) 的厚区(例如1200nm)可以形成于半导体晶片表面上(例如，在硅存在的 区域)。氧化物(例如Si02)的较薄区(例如400nm)保留本文档来自技高网...

【技术保护点】
一种在具有第一面和第二面的半导体晶片中提供贯穿晶片互连的方法，该方法包括：　在该晶片的第二面内蚀刻形成一个或多个微通孔；　在该第二面上提供蚀刻停止层，其中该蚀刻停止层覆盖该一个或多个微通孔中的表面；　在该晶片的该第一面内蚀刻形成腔体至一深度，使得在该一个或多个微通孔蚀刻形成的区域中，该蚀刻停止层的部分在该腔体内露出；　沉积金属化于该晶片的一面上；　随后从与该一个或多个微通孔蚀刻形成位置相对应的区域除去该蚀刻停止层的区域；以及　沉积金属化于该晶片的另一面上，使得在与该一个或多个微通孔蚀刻形成位置相对应的区域内，沉积在该第一面上的金属化与沉积在该第二面上的金属化接触以形成该贯穿晶片互连。

【技术特征摘要】
【国外来华专利技术】2006.9.26 US 60/848,043;2007.1.31 US 11/669,6641.一种在具有第一面和第二面的半导体晶片中提供贯穿晶片互连的方法，该方法包括在该晶片的第二面内蚀刻形成一个或多个微通孔；在该第二面上提供蚀刻停止层，其中该蚀刻停止层覆盖该一个或多个微通孔中的表面；在该晶片的该第一面内蚀刻形成腔体至一深度，使得在该一个或多个微通孔蚀刻形成的区域中，该蚀刻停止层的部分在该腔体内露出；沉积金属化于该晶片的一面上；随后从与该一个或多个微通孔蚀刻形成位置相对应的区域除去该蚀刻停止层的区域；以及沉积金属化于该晶片的另一面上，使得在与该一个或多个微通孔蚀刻形成位置相对应的区域内，沉积在该第一面上的金属化与沉积在该第二面上的金属化接触以形成该贯穿晶片互连。2. 如权利要求1所述的方法，其中该半导体晶片包括硅，且该蚀刻停 止层包括二氧化硅或氮化硅的至少 一种。3. 如权利要求1所述的方法，其中该半导体晶片包括硅，以及其中提 供蚀刻停止层包括热生长二氧化硅层。4. 如权利要求1所述的方法，其中该腔体的尺寸大于该一个或多个微 通孔的每一个的相应尺寸。5. 如权利要求1所述的方法，其中该晶片的第一面内的该腔体被蚀刻 至一深度，从而在该腔体内露出该蚀刻停止层的薄膜。6. 如权利要求1所述的方法，包括蚀刻该腔体至一深度，使得该腔体 的深度和该 一个或多个微通孔的平均深度之和超过该晶片的总厚度。7. 如权利要求1所述的方法，包括在沉积金属化于该晶片的一面上之 前，提供隔离层于该半导体晶片的表面上。8. 如权利要求l所述的方法，包括在该第一面内蚀刻形成该腔体之后，选择性生长氧化物层于该晶片的第 一面和第二面上，使得该蚀刻停止层的部分仍在该腔体内露出，以及其中该 氧化物层的厚度大于该蚀刻停止层的厚度；以及其中除去该蚀刻停止层的区域包括使用蚀刻该蚀刻停止层和该氧化物 层二者的蚀刻剂。9. 如权利要求8所述的方法，包括热生长该氧化物层。10. 如权利要求8所述的方法，其中该氧化物层的厚度至少三倍于该蚀 刻停止层。11. 一种在具有第一面和第二面的半导体晶片中提供贯穿晶片互连的方 法，该方法包4舌在该晶片的第 一面内蚀刻形成腔体；在该晶片的该第一面上提供蚀刻停止层，其中该蚀刻停止层覆盖该腔体 中的表面；在该晶片的该第二面内蚀刻形成一个或多个^[效通孔至一深度，使得该一 个或多个微通孔到达该蚀刻停止层； 沉积金属化于该晶片的一面上；随后从与该一个或多个微通孔蚀刻形成位置相对应的区域除去该蚀刻 停止层的区域；以及沉积金属化于该晶片的另一面上，使得在与该一个或多个微通孔蚀刻形 成位置相对应的区域内，沉积在该第一面上的金属化与沉积在该第二面上的 金属化接触以形成该贯穿晶片互连。12. 如权利要求11所述的方法，其中该半导体晶片包括硅，且该蚀刻 停止层包括二氧化硅或氮化硅的至少一种。13. 如权利要求11所述的方法，其中该半导体晶片包括硅，以及其中 提供蚀刻停止层包括热生长二氧化硅层。14. 如权利要求11所述的方法，其中该腔体的尺寸大于该一个或多个 微通孔的每一个的相应尺寸。15. 如权利要求11所述的方法，其中该一个或多个微通孔被蚀刻至一 深度，从而在该腔体内露出该蚀刻停止层的薄膜。16. 如权利要求11所述的方法，包括在沉积金属化于该晶片的一面上 之前，提供隔离层于该半导体晶片的表面上。17. 如权利要求11所述的方法，包括在该第二面内蚀刻形成微通孔之后，选择性提供氧化物层于该晶片的第 一面和第二面上，使得该蚀刻停止层的部分仍在该腔体内露出，以及其中该氧化物层的厚度大于该蚀刻停止层的厚度；以及层二者的蚀刻剂。 —'z _ ^18. 如权利要求17所述的方法，包括热生长该氧化物层。19. 如权利要求17所述的方法，其中该氧化物层的厚度至少三倍于该 蚀刻停止层。20...

【专利技术属性】
技术研发人员：利奥尔·夏夫，
申请(专利权)人：许密特有限公司，
类型：发明
国别省市：71