非易失性半导体存储器及其驱动方法技术

提供不损坏存储单元的高集成化而能够利用ＦＮ隧道电流对电荷存储层进行电荷的注入的ＮＯＲ型非易失性半导体存储器。通过具有以下特征的非易失性半导体存储器来解决上述问题，该非易失性半导体存储器的特征在于，在半导体衬底上形成岛状半导体层、具有形成在岛状半导体层的上部的漏极扩散层、形成在岛状半导体层的下部的源极扩散层、通过栅极绝缘膜在被漏极扩散层和源极扩散层夹着的侧壁的沟道区域上形成的电荷存储层以及形成在电荷存储层上的控制栅极的非易失性半导体存储单元排列为阵列状，将连接到漏极扩散层的比特线在列方向上进行布线，将控制栅极线在行方向上进行布线，将连接到源极控制层的源极线在列方向上进行布线。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。
技术介绍
已知在具有控制栅极和电荷存储层的N O R型闪存的存储单元(memory cell)中利用热电子对电荷存储层注入电荷的MOS晶体管结构(例如，参照非专利文献l)。将根据该电荷存储层的电荷存储状态的差异而形成的阔值电压的差异作为数据"O"、"l"进行存储。例如，在电荷存储层中使用浮置栅极的N沟道的存储单元的情况下，要对浮置栅极注入电荷而对控制栅极和漏极扩散层提供高电压，将源极扩散层和半导体衬底接地。此时，通过源极/漏极之间的电压来提高半导体衬底的电子的能量，使其克服隧道氧化膜的能量壁垒而注入至电荷存储层。通过该电荷注入，存储单元的阈值电压向正方向移动。在源极/漏极之间流过的电流中注入至电荷存储层的比率较小。因此，写入所需的电流成为每单元100(iA量级，不适合写入的高速化。储单元阵列的等效电路和布局。存储单元被排列成阵列状。将比特线(BL1、 BL2、...)布线在列方向(图1、图2的纵方向)上，将控制栅极线(WL1、 WL2、...)排列在行方向(图1、图2的横方向)上，将源极线排列在行方向上，在与控制栅极线连接的所有存储单元的源极扩散层上连接源极线本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器，从衬底侧依次形成源极区域、沟道区域以及漏极区域，并且存储单元在上述衬底上被配置成ｎ行ｍ列的阵列状，其中，上述存储单元具有通过栅极绝缘膜在上述沟道区域的外侧形成的电荷存储层以及通过绝缘层在该电荷存储层的外侧形成为覆盖该电荷存储层的控制栅极，上述非易失性半导体存储器构成为包括：　多个源极线，其布线在列方向上使得排列在上述阵列的列方向上的存储单元的源极区域相互连接；　多个平行的比特线，其在与上述源极线不同的层中布线在列方向上使得排列在上述列方向上的存储单元的漏极区域相互连接；以及　多个栅极线，其布线在行方向上使得排列在与上述列方向实质上正交的行方向上的存储单元的控制栅极相互...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：舛冈富士雄，中村广记，
申请(专利权)人：日本优尼山帝斯电子股份有限公司，国立大学法人东北大学，
类型：发明
国别省市：JP[日本]