半导体器件制造技术

本发明专利技术涉及一种半导体器件。该半导体器件具有：半导体衬底，该衬底具有形成在其上的晶体管；多层互连，其形成在半导体衬底上并且其中堆叠有分别由互连和绝缘膜组成的多个互连层；以及电容元件，具有全部都被嵌入在多层互连中以组成存储元件的下电极（下电极膜）、电容器绝缘膜和上电极（上电极膜）；并且进一步包括形成在电容元件和晶体管之间的至少一层镶嵌结构的铜互连（第二层互连）；互连中之一（第二层互连）的上表面和电容元件的下表面几乎在同一平面上对齐；并且至少一层铜互连（板线互连）形成在电容元件上。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件。
技术介绍
近年来，为了半导体器件的操作速度的增加，采取了减小逻辑电路部分中的接触 的高度的措施。通过日本特开专利公布No. 2007-201101(专利文献1)中描述的技术可以了 解这种技术。根据专利文献1，在逻辑电路部分中，通过在与互连同一高度的水平上形成上 电容器互连，来连接电容元件的上电极，因此，可以减小逻辑电路部分中接触(逻辑接触) 的纵横比，同时确保足够的电容元件的膜厚度，这既不需要形成所谓的板线的互连以连接 上电极所单独需要的工艺，也不需要专用的设备。而且已对用于类似地减小逻辑电路部分中的接触的高度的技术提出了各种提议 。专利文献2描述了第一层互连形成在电容元件的中间位置，以降低接触的高度， 并且由此可以如专利文献1中所描述的那样类似地降低逻辑电路部分中的接触的高度。专利文献3描述了通过在外围电路区域中且在与要被连接到电容元件的下电极 的焊盘相同的层中提供辅助互连，可以降低逻辑电路部分中的接触的高度。
技术实现思路
然而，在专利文献1至3中所描述的技术中，用于连接电容元件和晶体管的互连由 具有高电阻率的钨(W)组成。为此，上述的技术有时会受本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，其上形成有晶体管；多层互连，其形成在所述半导体衬底上，并且其中堆叠有分别由互连和绝缘膜构成的多个互连层；电容元件，其具有下电极、电容器绝缘膜和上电极，所述下电极、电容器绝缘膜和上电极均嵌入在所述多层互连中，以构成存储元件；至少一层的镶嵌结构的铜互连，其形成在所述电容元件和所述晶体管之间；所述互连之一的上表面和所述电容元件的下表面几乎在同一平面上对齐；以及至少一层的铜互连被形成在所述电容元件的上方。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：川原润，林喜宏，久米一平，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP[]