【技术实现步骤摘要】
本专利技术涉及一种具有熔丝程序(fuse program)电路的半导体器件，该熔丝程序电 路包含存储固定信息的熔丝元件，尤其涉及一种用于实现低功耗且低占有面积的熔丝程序 电路的结构。
技术介绍
半导体集成电路器件对应于各种用途使用熔丝程序电路。该熔丝程序电路利用熔 丝元件的熔断或非熔断，固定设定其输出信号的状态。例如，为了微调(trimming)模拟电 路的常数，使用这种熔丝元件。例如，为了进行晶体管元件的电流驱动力调整、基准电流源 的提供电流量的调整、或基准电压源生成的基准电压的调整等，进行熔丝元件的编程(熔 断或非熔断)。另外，为了微调电阻元件的电阻值，也使用这种熔丝程序电路。数字电路中也进行同样的调整。另外，半导体存储器中为了利用冗余单元置换故 障单元，为了存储故障地址，使用熔丝程序电路。通过利用这种熔丝程序电路，可改善基于 电路工作特性的最优化和故障单元的救济(impair)的成品率。以往，这种熔丝程序电路中广泛使用利用激光束照射来熔断的LT (激光微调)熔 丝。使用激光装置，根据程序信息，熔断该LT熔丝，进行熔丝编程。将熔丝程序电路用作冗余单元救济的故...
【技术保护点】
一种具有多个金属布线层的半导体器件，其中，具备：内部电路，包含使用所述多个金属布线层的布线进行布线连接的晶体管元件；至少一个熔丝程序电路，包含：熔丝元件，使用所述多个金属布线层的最下层的第一金属布线层之上的布线层的布线而形成；以及熔丝晶体管元件，与所述熔丝元件串联连接，并有选择地流过用于进行所述熔丝元件的熔断的电流，其中，用于根据依照熔丝程序信息设定的所述熔丝元件的熔断／未熔断状态而固定地储存与所述内部电路有关的信息；以及规定的布线层，形成于所述多个金属布线层上，所述多个金属布线层各自的厚度均薄于所述规定的布线层的厚度，所述多个金属布线层和所述规定的布线层具有铜布线，所述熔丝元件由铜构成。
【技术特征摘要】
JP 2006-5-25 2006-1457591.一种具有多个金属布线层的半导体器件，其中，具备内部电路，包含使用所述多个金属布线层的布线进行布线连接的晶体管元件； 至少一个熔丝程序电路，包含熔丝元件，使用所述多个金属布线层的最下层的第一金 属布线层之上的布线层的布线而形成；以及熔丝晶体管元件，与所述熔丝元件串联连接，并 有选择地流过用于进行所述熔丝元件的熔断的电流，其中，用于根据依照熔丝程序信息设 定的所述熔丝元件的熔断/未熔断状态而固定地储存与所述内部电路有关的信息；以及 规定的布线层，形成于所述多个金属布线层上， 所述多个金属布线层各自的厚度均薄于所述规定的布线层的厚度， 所述多个金属布线层和所述规定的布线层具有铜布线， 所述熔丝元件由铜构成。2.根据权利要求1所述的半导体器件，其中，所述内部电路包含将来自电源节点的电压作为工作电源电压进行工作的核心晶体管 元件，所述熔丝元件耦合在接受来自所述电源节点的电压的节点上， 所述熔丝晶体管元件具备构造与所述核心晶体管元件相同的晶体管。3.根据权利要求1所述的半导体器件，其中，所述熔丝程序电路还具备驱动电路，根据所述熔丝程序信息，有选择地驱动所述熔丝 晶体管元件的栅极电压，所述驱动电路接受来自接受电压电平可变的电压的电压节点的电压，并将其作为工作 电源电压。4.根据权利要求3所述的半导体器件，其中，所述驱动电路具备对内部信号的电平进行变换的电平变换电路， 所述电平变换电路接受所述电压节点的电压，作为工作电源电压。5.根据权利要求4所述的半导体器件，其中，使所述电压节点的电压比所述内部电路的电源电压节点的电压电平低，直到电源接入 时，激活复位信号为止。6.根据权利要求4所述的半导体器件，其中，所述电平变换电路和熔丝晶体管元件形成于与提供所述内部电路的电源电压的基板 区域电隔离的阱区内。7.根据权利要求3所述的半导体器件，其中，所述熔丝晶体管元件具有一个导通端子，利用多层布线耦合于所述熔丝元件上；以 及另一导通端子，通过所述多层布线耦合于提供与所述电压节点的电压不同的电压的基准 节点上。8.根据权利要求1所述的半导体器件，其中，所述至少一个熔丝程序电路具备多个熔丝程序电路， 各所述熔丝程序电路还具备多个触发器串中的对应的触发器，以构成传输对所述内部电路状态进行设定的数据的 程序扫描通道的方式串联配置；切断判定电路，耦合在所述熔丝元件上并生成表示所述熔丝元件的状态的信号；以及多路复用器，将所述切断判定电路的输出信号耦合到所述程序扫描通道的对应的触发器上。9.根据权利要求1所述的半导体器件，其中，所述至少一个熔丝程序电路具备多个并联配置的多个熔丝程序电路， 各所述熔丝程序电路还具备选择触发器，所述选择触发器对应于所述多个熔丝程序电路来配置，而且构成利用移位工作来传输 熔丝元件指定信号的熔丝选择扫描通道。10.根据权利要求1所述的半导体器件，其中，所述至少一个熔丝程序电路具备多个单独配置的熔丝程序电路， 所述熔丝程序电路还具备多个触发器的对应的触发器，以构成传输对所述内部电路状态进行指定的数据的程序 扫描通道的方式相互串联连接，而且对应于所述熔丝程序电路而配置；切断判定电路，耦合于所述熔丝元件上，生成表示所述熔丝元件的状态的信号；以及 多路复用器，选择所述切断判定电路的输出信号与所述程序扫描通道的对应的触发器 的输出信号之一，所述半导体器件还具备冗余解码器，根据所述多路复用器的输出信号，对被提供的数 据进行解码，生成对应于所述内部电路的状态的信号。11.根据权利要求1所述的半导体器件，其中，所述至少一个熔丝程序电路包含多个熔丝程序电路，其中的至少一个包含线宽比其 它熔丝程序电路的熔丝元件宽的熔丝元件。12.根据权利要求1所述的半导体器件，其中，所述至少一个熔丝程序电路具备多个单独配置的熔丝程序电路， 各所述熔丝程序电路还具备多个程序触发器的对应的程序触发器，以构成传输对所述内部电路状态进行指定的数 据的程序扫描通道的方式相互串联连接，而且对应于所述熔丝程序电路而配置；多个选择触发器的对应的选择触发器，以构成传输对所述多个熔丝程序电路进行选择 的数据的熔丝选择扫描通道的方式相互串联连接，而且对应于所述熔丝程序电路而配置； 以及栅极电路，根据所述熔丝选择扫描通道的对应的触发器的数据、所述程序扫描通道的 对应的触发器的数据、以及熔丝熔断时钟信号，有选择地向所述熔丝晶体管元件的栅极施 加电压。13.根据权利要求1所述的半导体器件，其中，所述熔丝晶体管元件配置在所述熔丝元件的下层。14.根据权利要求1所述的半导体器件，其中，所述熔丝程序电路还包含配置在所述熔丝元件下层的、控制所述熔丝晶体管元件导 通的电路，所述熔丝程序电路的所述熔丝元件以外的构成要素使用所述多个金属布线层的第1 和第2金属布线层的金属布线来进行布线，所述熔丝元件使用所述第1和第2金属布线层的上层的布线来形成。15.根据权利要求14所述的半导体器件，其中，所述第2金属布线层的金属布线在所述熔丝元件的熔断工作时和读出判定工作时以 外，被维持在与所述熔丝元件两端的各个电位相同的电位。16.根据权利要求14所述的半导体器件，其中，所述熔丝程序电路包含N沟道MOS晶体管，形成于与所述内部电路的电源隔离的阱区内。17.根据权利要求16所述的半导体器件，其中，所述N沟道MOS晶体管的源极和基板区域耦合在其电压电平能变更的虚拟接地线上。18.根据权利要求17所述的半导体器件，其中，所述虚拟接地线在所述熔丝元件非切断时，被维持在与所述熔丝元件两端电位相同的 电位。19.根据权利要求17所述的半导体器件，其中，还具备P沟道MOS晶体管，根据切断使能信号，将所述第2金属布线层的金属布线维 持在与所述熔丝元件两端电位相同的电位。20.根据权利要求1所述的半导体器件，其中，所述至少一个熔丝程序电路具备多个单独设置的熔丝程序电路， 所述熔丝元件直线对准地配置，各所述熔丝程序电路还具备以包围所述熔丝元件的方式配置的、耦合在通孔和电源 线上的扩散防护壁布线。21.根据权利要求20所述的半导体器件，其中， 在平面图中，配置有第一扩散防护壁布线，在所述熔丝元件的延伸方向上延伸； 第二扩散防护壁布线，在与所述熔丝元件的延伸方向垂直的方向上延伸； 第三扩散防护壁布线，在所述熔丝元件的延伸方向上延伸； 第四扩散防护壁布线，在所述熔丝元件的延伸方向上延伸； 第五扩散防护壁布线，在与所述熔丝元件的延伸方向垂直的方向上延伸； 第六扩散防护壁布线，在所述熔丝元件的延伸方向上延伸， 所述第一扩散防护壁布线的一端连接于所述第二扩散防护壁布线的第一规定部位， 所述熔丝元件的一端连接于所述第二扩散防护壁布线的第二规定部位， 所述第三扩散防护壁布线的一端连接于所述第二扩散防护壁布线的第三规定部位， 所述第四扩散防护壁布线的一端连接于所述第五扩散防护壁布线的第四规定部位， 所述熔丝元件的另一端连接于所述第五扩散防护壁布线的第五规定部位， 所述第六扩散防护壁布线的一端连接于所述第五扩散防护壁布线的第六规定部位， 按所述第一扩散防护壁布线、所述第四扩散防护壁布线、所述熔丝元件、所述第六扩散 防护壁布线、所述第三扩散防护壁布线的顺序进行配置，所述扩散防护壁布线具有所述第一至第六扩散防护壁布线。22.根据权利要求20所述的半导体器件，其中，在剖面图中，以所述扩散防护壁布线包围所述熔丝元件的方式进行配置。23.根据权利要求22所述的半导体器件，其中，在剖面图中，所述扩散防护壁布线配置成从所述熔丝元件离开400nm以上。24.根据权利要求1所述的半导体器件，其中，所述晶体管元件的第一栅极绝缘膜和所述熔丝晶体管元件的第二栅极绝缘膜是同一 材料，所述晶体管元件的所述第一栅极绝缘膜和所述熔丝晶体管元件的所述第二栅极绝缘 膜的膜厚相等。25.一种具有多个金属布线层的半导体器件，其中，具备内部电路，包含使用所述多个金属布线层的布线进行布线连接的晶体管元件； 至少一个熔丝程序电路，包含熔丝元件，使用所述多个金属布线层中的一个布线层的 布线而形成；以及熔丝晶体管元件，与所述熔丝元件串联连接，并有选择地流过用于进行所 述熔丝元件的熔断的电流，其中，用于根据所述熔丝元件的熔断/未熔断状态而固定地储 存与所述内部电路有关的信息；以及规定的布线层，形成于所述多个金属布线层上， 所述多个金属布线层各自的厚度均薄于所述规定的布线层的厚度， 所述多个金属布线层和所述规定的布线层具有铜布线， 所述熔丝元件由铜构成。26.根据权利要求25所述的半导体器件，其中，所述内部电路包含将来自电源节点的电压作为工作电源电压进行工作的核心晶体管 元件，所述熔丝元件耦合在接受来自所述电源节点的电压的节点上， 所述熔丝晶体管元件具备构造与所述核心晶体管元件相同的晶体管。27.根据权利要求25所述的半导体器件，其中，所述熔丝程序电路还具备驱动电路，根据作为与所述内部电路关联的信息的熔丝程 序信息，有选择地驱动所述熔丝晶体管元件的栅极电压，所述驱动电路接受来自接受电压电平可变的电压的电压节点的电压，并将其作为工作 电源电压。28.根据权利要求27所述的半导体器件，其中，所述驱动电路具备对内部信号的电平进行变换的电平变换电路， 所述电平变换电路接受所述电压节点的电压，作为工作电源电压。29.根据权利要求观所述的半导体器件，其中，使所述电压节点的电压比所述内部电路的电源电压节点的电压电平低，直到电源接入 时，激活复位信号为止。30.根据权利要求观所述的半导体器件，其中，所述电平变换电路和熔丝晶体管元件形成于与提供所述内部电路的电源电压的基板 区域电隔离的阱区内。31.根据权利要求27所述的半导体器件，其中，所述熔丝晶体管元件具有一个导通端子，利用多层布线耦合于所述熔丝元件上；以 及另一导通端子，通过所述多层布线耦合于提供与所述电压节点的电压不同的电压的基准 节点上。32.根据权利要求25所述的半导体器件，其中， 所述至少一个熔丝程序电路具备多个熔丝程序电路， 各所述熔丝程序电路还具备多个触发器串中的对应的触发器，以构成传输对所述内部电路状态进行设定的数据的 程序扫描通道的方式串联配置；切断判定电路，耦合在所述熔丝元件上并生成表示所述熔丝元件的状态的信号；以及 多路复用器，将所述切断判定电路的输出信号耦合到所述程序扫描通道的对应的触发器上。33.根据权利要求25所述的半导体器件，其中，所述至少一个熔丝程序电路具备多个并联配置的多个熔丝程序电路， 各所述熔丝程序电路还具备选择触发器，所述选择触发器对应于所述多个熔丝程序电路来配置，而且构成利用移位工作来传输 熔丝元件指定信号的熔丝选择扫描通道。34.根据权利要求25所述的半导体器件，其中，所述至少一个熔丝程序电路具备多个单独配置的熔丝程序电路， 所述熔丝程序电路还具备多个触发器的对应的触发器，以构成传输对所述内部电路状态进行指定的数据的程序 扫描通道的方式相互串联连接，而且对应于所述熔丝程序电路而配置；切断判定电路，耦合于所述熔丝元件上，生成表示所述熔丝元件的状态的信号；以及 多路复用器，选择所述切断判定电路的输出信号与所述程序扫描通道的对应的触发器 的输出信号之一，所述半导体器件还具备冗余解码器，根据所述多路复用器的输出信号，对被提供的数 据进行解码，生成对应于所述内部电路的状态的信号。35.根据权利要求25所述的半导体器件，其中，所述至少一个熔丝程序电路包含多个熔丝程序电路，其中的至少一个包含线宽比其 它熔丝程序电路的熔丝元件宽的熔丝元件。36.根据权利要求25所述的半导体器件，其中，所述至少一个熔丝程序电路具备多个单独配置的熔丝程序电路， 各所述熔丝程序电路还具备多个程序触发器的对应的程序触发器，以构成传输对所述内部电路状态进行指定的数 据的程序扫描通道的方式相互串联连接，而且对应于所述熔丝程序电路而配置；多个选择触发器的对应的选择触发器，以构成传输对所述多个熔丝程序电路进行选择 的数据的熔丝选择扫描通道的方式相互串联连接，而且对应于所述熔丝程序电路而配置； 以及栅极电路，根据所述熔丝选择扫描通道的对应的触发器的数据、所述程序扫描通道的 对应的触发器的数据、以及熔丝熔断时钟信号，有选择地向所述熔丝晶体管元件的栅极施 加电压。37.根据权利要求25所述的半导体器件，其中， 所述熔丝晶体管元件配置在所述熔丝元件的下层。38.根据权利要求25所述的半导体器件，其中，所述熔丝程序电路还包含配置在所述熔丝元件下层的、控制所述熔丝晶体管元件导 通的电路，所述熔丝程序电路的所述熔丝元件以外的构成要素使用所述多个金属布线层的第一 和第二金属布线层的金属布线来进行布线，所述熔丝元件使用所述第一和第二金属布线层的上层的布线来形成。39.根据权利要求38所述的半导体器件，其中，所述第二金属布线层的金属布线在所述熔丝元件的熔断工作时和读出判定工作时以 外，被维持在与所述熔丝元件两端的各个电位相同的电位。40.根据权利要求38所述的半导体器件，其中，所述熔丝程序电路包含N沟道MOS晶体管，形成于与所述内部电路的电源隔离的阱区内。41.根据权利要求40所述的半导体器件，其中，所述N沟道MOS晶体管的源极和基板区域耦合在其电压电平能变更的虚拟接地线上。42.根据权利要求41所述的半导体器件，其中，所述虚拟接地线在所述熔丝元件非切断时，被维持在与所述熔丝元件两端电位相同的 电位。43.根据权利要求41所述的半导体器件，其中，还具备P沟道MOS晶体管，根据切断使能信号，将所述第二金属布线层的金属布线维 持在与所述熔丝元件两端电位相同的电位。44.根据权利要求25所述的半导体器件，其中，所述至少一个熔丝程序电路具备多个单独设置的熔丝程序电路， 所述熔丝元件直线对准地配置，各所述熔丝程序电路还具备以包围所述熔丝元件的方式配置的、耦合在通孔和电源 线上的扩散防护壁布线。45.根据权利要求44所述的半导体器件，其中， 在平面图中，配置有第一扩散防护壁布线，在所述熔丝元件的延伸方向上延伸；第二扩散防护壁布线，在与所述熔丝元件的延伸方向垂直的方向上延伸；第三扩散防护壁布线，在所述熔丝元件的延伸方向上延伸；第四扩散防护壁布线，在所述熔丝元件的延伸方向上延伸；第五扩散防护壁布线，在与所述熔丝元件的延伸方向垂直的方向上延伸；第六扩散防护壁布线，在所述熔丝元件的延伸方向上延伸，所述第一扩散防护壁布线的一端连接于所述第二扩散防护壁布线的第一规定部位，所述熔丝元件的一端连接于所述第二扩散防护壁布线的第二规定部位，所述第三扩散防护壁布线的一端连接于所述第二扩散防护壁布线的第三规定部位，所述第四扩散防护壁布线的一端连接于所述第五扩散防护壁布线的第四规定部位，所述熔丝元件的另一端连接于所述第五扩散防护壁布线的第五规定部位，所述第六扩散防护壁布线的一端连接于所述第五扩散防护壁布线的第六规定部位，按所述第一扩散防护壁布线、所述第四扩散防护壁布线、所述熔丝元件、所述第六扩散 防护壁布线、所述第三扩散防护壁布线的顺序进行配置，所述扩散防护壁布线具有所述第一至第六扩散防护壁布线。46.根据权利要求44所述的半导体器件，其中，在剖面图中，以所述扩散防护壁布线包围所述熔丝元件的方式进行配置。47.根据权利要求46所述的半导体器件，其中，在剖面图中，所述扩散防护壁布线配置成从所述熔丝元件离开400nm以上。48.根据权利要求25所述的半导体器件，其中，所述晶体管元件的第一栅极绝缘膜和所述熔丝晶体管元件的第二栅极绝缘膜是同一 材料，所述晶体管元件的所述第一栅极绝缘膜和所述熔丝晶体管元件的所述第二栅极绝缘 膜的膜厚相等。49.一种具有多个金属布线层的半导体器件，包括内部电路，包含连接至所述多个金属布线层中的布线的晶体管元件；以及 至少一个熔丝程序电路，包含(i)使用金属布线层中的布线形成的熔丝元件，该金属 布线层高于在所述多个金属布线层中的最低金属布线层的第一金属布线层，以及(ii)熔 丝晶体管元件，串联连接至所述熔丝元件，用于选择性地通过电流以熔断所述熔丝元件，用 于根据依照熔丝程序信息设定的所述熔丝元件的熔断或未熔断状态而固定地储存与所述 内部电路有关的信息，其中 所述熔丝元件包含铜材料， 所述熔丝晶体管元件配置在所述熔丝元件的下方，所述熔丝晶体管元件的源极区域配置在所述多个金属布线层的第二金属布线层中形 成的第一金属布线的下方，而所述源极区域连接至所述第一金属布线，所述熔丝晶体管元件的漏极区域配置在所述第二金属布线层中形成的第二金属布线 的下方，而所述漏极区域连接至所述第二金属布线，以及在执行复位操作至驱动电路用于驱动所述熔丝晶体管元件的栅极后，所述第一和第二 金属布线被保持在与周期中所述熔丝元件的相对端电位相同的电位，而没有所述熔线元件 的熔断操作和所述熔丝元件的切断决定操作。50.根据权利要求49的半导体器件，其中所述内部电路包含核心晶体管元件，由从作为操作电源电压的电源节点提供的电压进 行搡作，所述熔丝元件耦合至接收来自所述电源节点的所述电压的节点，以及 所述熔丝晶体管元件包含在结构上与所述核心晶体管相同的晶体管。51.根据权利要求49的半导体器件，其中所述熔丝晶体管元件具有第一导通端子，通过在所述金属布线层中多重层中的所述 布线而耦合至所述熔丝元件；以及第二导通端子，通过在所述多重层中的所述布线而耦合 至提供电压的基准节点。52.根据权利要求49的半导体器件，其中所述至少一个熔丝程序电路包含多个熔丝程序电路，该多个熔丝程序电路包含至少一个具有熔丝元件的熔丝程序电路，该熔丝元件在布线宽度上宽于其它熔丝程序电路中的熔 丝元件。53.根据权利要求49的半导体器件，其中所述熔丝程序电路包含形成在与所述内部电路的电源隔离的阱区中的N沟道MOS晶体管。54.根据权利要求53的半导体器件，其中所述N沟道MOS晶体管具有源极和耦合至虚拟接地线的基扳区域，所述虚拟接地线具 有电压电平变量。55.根据权利要求M的半导体器件，其中在执行复位操作至所述驱动电路用于驱动所述熔丝晶体管元件的所述栅极后，所述虚 拟接地线保持在与周期中所述熔丝元件的相对端相同的电位，而没有所述第一熔丝元件的 所述熔断操作和所述熔丝元件的所述切断决定操作。56.根据权利要求49的半导体器件，其中所述至少一个熔丝程序电路包含多个单独配置的熔丝程序电路， 所述熔丝元件被配置成彼此对齐，以及每个熔丝程序电路进一步包含环绕所述熔丝元件配置的布线，所述布线耦合至通孔和 电源线。57.根据权利要求49的半导体器件，其中所述多个金属布线层包含多个第三金属布线层和形成在所述多个第三金属布线层上 的第四金属布线层，每个所述第三金属布线层的第一厚度小于所述第四金属布线层的第二厚度，以及 使用所述布线在多个所述第三金属布线层之一中形成所述熔丝元件。58.一种半导体器件，包括 多个金属布线层；以及至少一个熔丝程序电路，包含(i)使用所述多个金属布线层的第一金属布线层中的 布线形成的熔丝元件，以及(ii)熔丝晶体管元件，串联连接至所述熔丝元件并且选择性地 通过电流以熔断所述熔丝元件，其中 所述熔丝元件包含铜材料， 所述熔丝晶体管元件配置在所述熔丝元件的下方，所述熔丝晶体管元件的源极区域配置在所述多个金属布线层的第二金属布线层中形 成的第一金属布线的下方，而所述源极区域连接至所述第一金属布线，所述熔丝晶体管元件的漏极区域配置在所述第二金属布线层中形成的第二金属布线 的下方，而所述漏极区域连接至所述第二金属布线，所述第一金属布线层形成在所述第二金属布线层的上方，在执行复位操作至驱动电路用于驱动所述熔丝晶体管元件的栅极后，所述第一和第二 金属布线被保持在与周期中所述熔丝元件的相对端电位相同的电位，而没有所述熔丝元件 的熔断操作和所述熔丝元件的切断决定操作。59.根据权利要求58的半导体器件，进一步包括第三金属布线，形成在所述多个金属布线层的第三金属布线层中，所述第三金属布线配置成平行于所述第一金属布线并且经由多个第一通孔连接至所述第一金属布线；以及第四金属布线，形成在所述第三金属布线层中，所述第四金属布线配置成平行于所述 第二金属布线并且经由多个第二通孔连接至所述第二金属布线，其中所述第三金属布线层形成在所述第一和第二金属布线层之间。60.根据权利要求59的半导体器件，进一步包括 在平面图和在所述第一金属布线层中，第一围圈包含 第一金属图案，第二金属图案，以及第三金属图案，配置成平行于所述第一金属图案，所述第一金属图案的一端连接至所述第二金属图案的一端，所述第二金属图案的另一端连接至所述第三金属图案的一端，以及所述第二金属图案连接至所述熔丝元件的一端；以及在平面图和在所述第一金属布线层中，第二围圈包含第四金属图案，第五金属图案，以及第六金属图案，配置成平行于所述第一、第三和第四金属图案， 所述第四金属图案的一端连接至所述第五金属图案的一端， 所述第五金属图案的另一端连接至所述第六金属图案的一端，以及 所述第五金属图案连接至所述熔丝元件的另一端，其中所述第一金属图案、所述第四金属图案、所述熔丝元件、所述第六金属图案和所述 第三金属图案依此次序配置。6...
【专利技术属性】
技术研发人员：大林茂树，米津俊明，岩本猛，河野和史，荒川政司，内田孝裕，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。