具有ROM矩阵的集成电路器件制造技术

一种集成电路器件中的只读存储器矩阵包括耦合到矩阵的数据相关单元中的位线和字线上的数据晶体管。差分读出放大器具有耦合到位线的第一输入、耦合到参考电路的第二输入和用于控制使读出放大器的放大有效和无效的控制输入。耦合电路可控制地允许所述位线中的可选择的一条位线和第一输入之间的电荷共享。定时电路设置成当字线已经选择了矩阵的一行时发送表示第一阶段中的操作的信号，接着是第二阶段。定时电路控制耦合电路，以在第一阶段中允许输入和所述位线中的可选择的一条位线之间的电荷共享。在第二阶段中，定时电路控制耦合电路，以防止电荷共享，使参考电路停止驱动参考电压，然后使差分读出放大器的放大有效。优选地，定时电路包括虚拟位线和触发器电路，该触发器电路用于当虚拟位线上的电位摆动超过阈值时触发第二阶段。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种具有ROM(只读存储器)矩阵的集成电路器件。美国专利No.5930180公开了一种具有读出放大器的ROM(只读存储器)矩阵，所述读出放大器包括一对交叉耦合的反相器。该反相器之一的输入耦合到位线，另一个反相器的输入耦合到参考位线。这对交叉耦合的反相器用作差分读出放大器，其最终呈现出一种逻辑状态或另一种逻辑状态，这取决于当使反相器有效时在位线和参考位线上的电压值。差分读出在速度和灵敏度方面具有明显的优点，这转换成与大ROM矩阵一起工作的能力。然而，对于单端信号的可靠的差分读出，需要参考信号。这是常规ROM的情况，其中每个数据位由单个电路连接是否存在来表示，所述单个电路连接确定如果选择了存储单元，则该存储单元是否下拉位线上的电压。美国专利No.5930180使用参考位线产生参考信号。提供一条参考位线用于多条正常位线。与在DRAM或SRAM中相比，在ROM中初始信号在位线上产生的速度对未选数据的依赖性要大得多。未选存储单元中的数据影响位线和/或字线上的容性负载，所述数据由到位线和/或字线的电路连接是否存在来表示。因此，不同位线将具有不同的容性负载值。必须用作任何被选位本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：只读存储器矩阵（１０），其包括以具有相关位线（１０２）的列和具有相关字线（ＷＬ）行来进行组织的单元，所述矩阵（１０）包括耦合到所述单元中的与数据相关的单元中的所述位线（１０２）和所述字线（ＷＬ）上的数据晶体管（１００）；差分读出放大器（１８），其具有第一输入（ＢＬ）、第二输入（ＲＥＦ）以及用于控制所述读出放大器（１８）的放大有效和无效的控制输入（ＳＮＳ、ＳＮＳｎ）；耦合在所述位线（１０２）和所述第一输入（ＢＬ）之间的耦合电路（１６），其用于可控制地允许所述位线（１０２）中的可选择的一条位线与所述第一输入（ＢＬ）之间的电荷共享；参考电路（２２），其耦合到所述第二输入（ＲＥ...

【技术特征摘要】
【国外来华专利技术】EP 2004-1-28 04100300.51.一种集成电路器件，包括只读存储器矩阵(10)，其包括以具有相关位线(102)的列和具有相关字线(WL)行来进行组织的单元，所述矩阵(10)包括耦合到所述单元中的与数据相关的单元中的所述位线(102)和所述字线(WL)上的数据晶体管(100)；差分读出放大器(18)，其具有第一输入(BL)、第二输入(REF)以及用于控制所述读出放大器(18)的放大有效和无效的控制输入(SNS、SNSn)；耦合在所述位线(102)和所述第一输入(BL)之间的耦合电路(16)，其用于可控制地允许所述位线(102)中的可选择的一条位线与所述第一输入(BL)之间的电荷共享；参考电路(22)，其耦合到所述第二输入(REF)，并将其设置成可控制地使所述第二输入(REF)上的参考电压的驱动有效；定时电路(19)，其设置成当所述字线(WL)已经选择了所述矩阵中的一行时发送表示第一阶段中的操作的信号，接着是第二阶段，所述定时电路(19)控制所述耦合电路(16)，以在该第一阶段中允许所述输入和所述位线(102)中的所述可选择的一条位线之间的电荷共享，并且所述定时电路(19)在该第二阶段中控制所述耦合电路(16)，以防止所述电荷共享，使所述参考电路(22)停止驱动所述参考电压，并且只在已经防止了所述电荷共享和已经使所述驱动无效时，使所述差分读出放大器(18)的放大有效。2.根据权利要求1所述的集成电路器件，其中所述定时电路(19)包括虚拟位线(194)，基本上如使假定位线(102)容性地加载有耦合到该假定位线(102)上的最大数量的数据晶体管(100)那样容性地加载该虚拟位线(194)；耦合到所述虚拟位线(194)上的虚拟数据晶体管(192)；用于触发所述第二阶段的触发器电路(196)，该触发器电路(196)在所述第一阶段中使所述虚拟数据晶体管(192)有效并且当由于在所述第一阶段中所述虚拟数据晶体管(192)的有效而产生的所述虚拟位线(194)上的电位摆动超过阈值时开始所述第二阶段，所述阈值大于在所述位线(102)上需要越过所述参考电压的电位摆动。3.根据权利要求1所述的集成电路器件，其中所述参考电路(22)位于所述存储器矩阵(10)的外围，不包括在所述矩阵(10)的列高度上平行于所述位线(102)延伸的信号线。4.根据权利要求1所述的集成电路器件，其中所述差分读出放大器(18)连接在第一和第二电源接线(Vss、Vdd)之间，所述读出放大器(18)包括分别耦合在所述读出放大器(18)和所述第一和第二电源接线(Vdd、Vss)之间的第一和第二开关电路(240、242)，所述定时电路(19)通过分别使开关电路(240、242)不导通和导通来使所述读出放大器的放大无效和有效。5.根据权利要求4所述的集成电路器件，其中所述差分读出放大器(18)包括一对反相器(244ab、246ab)，其输入分别耦合到所述第一和第二输入(BL、REF)，并且其输出与输入彼此交叉耦合，所述反相器(244ab、246ab)经由所述第一和第二开关电路(240、242)从所述电源接线(Vdd、Vss)接收电源。6.根据权利要求5所述的集成电路器件，包括锁存电路，该锁存电路...

【专利技术属性】
技术研发人员：阿尔贝图斯JPM范乌登，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]