分子存储器件和方法技术

分子存储元件，它包含：开关器件；与所述的开关器件耦合的至少一条第一位线和一条第一字线；以及存储位置阵列，每个存储位置与一条位线和一条字线耦合，所述的元件包括具有存储分子的第一电极，其中存储分子包含氧化还原活性分子，以及所述的阵列包含第二电极。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及存储器件，例如静态随机存储器、永久随机存储器和动态随机存储器。特别地，本专利技术涉及分子存储元件、分子存储阵列和包括分子存储的电子器件，特别是逻辑器件。专利技术背景半导体加工和器件设计的发展导致产生了掺入了似乎无尽的各种工具和机器的计算器件，这些似乎无尽的各种工具和机器例如从常规的可编程计算机到通讯设备和娱乐器件。不管它的最终用途，计算器件通常由三个主要组分组成，中央处理器(CPU)、随机存取存储器(RAM)以及能够在CPU和RAM之间进行数据交换的寻址和通讯机构。在一种计算器件中，数据以信号(例如，电压、电流、光等)的形式被储存、传递和操控。CPU含有用于逻辑操作信号的线路，从而存储器含有用于在CPU操作那些信号之前、期间和之后储存信号的线路。常规的CPUs、储存装置和数据通信机构以固态电子器件的形式被大量生产。虽然有时称为″半导体器件″，但是固态电子器件依靠固体包括金属、半导体和绝缘体的电特性。制备固体器件的技术和设备随时间得到迅速改善，使得能够生产器件如开关、电容器、电阻以及具有亚微米尺度特征的相互连接。计算器件的存储部件的性能正变成总体系统性能的一个越来越重要的决定因素。更大数量的存储能够使更多种类的应用和功能被计算器件所实施并可以减少或消除对单独的大量储存装置的需要。存储载体的速度越高，CPU处理频率越高，使得计算器件更可用于复杂的或实时的任务。更密集的储存装置支持靠电池供电的电子器件如便携式计算机、PDAs、多功能移动电话等的种类不断增长。同时，许多这些应用得益于减少的功率消耗。在很多情况下，半导体加工技术的改善具有改善这些重要数字中的每一个的效果以制备更稠密、更大、更快和更具有动力的有效储存装置。在很多情况下，所述器件的固态电子行为使得所述器件变得更小。不幸地是，常规的以硅为基础的存储器，例如DRAM存储器，已经达到了一点，其中常规半导体存储器元件的大小继续减少将不利地影响这些重要的参数中的至少一些。在更小尺寸下速度减慢和功耗增加的一个原因是储存装置通常为每个储存的信息单位提供一个电容器。电容器是由被绝缘体分开的导电板形成的电荷储存器件。因为电容器变得更小了，因此可以储存的电荷数量也减少了。为了用作一种可靠的存储器件，电容器在必须具有足够的容量以容纳一定水平的以后作为数据可被可靠检测的信号。此外，电容器本身是″渗漏的″器件，因为贮存在电容器中的一些电荷将随时间消散或泄漏。基于更小电容器的储存装置对渗漏问题更敏感，因为它们仅仅具有更少的电荷，其在存储数据变成不能恢复之前可能被丢失。为了克服电容性储存的瞬时性质，储存器件使用更新电路，其经常读出储存信号，将它放大至更高水平，接着将它储存回电容器中。由于电容器缩小，电容器需要被更新的速度增加了。反过来，电容器更快的更新速度减少了用于从存储元件读写数据的时间百分比。此外，使用更大百分比的存储器件总功耗以更新存储。即使当所述的器件处于睡眠状态或非活动状态，传统的DRAM也需要持续更新，因此需要持续的功率消耗。因此，研究人员正积极寻找新的储存数据信号的方法，以克服在以常规电容器为基础的储存装置中与更小的电容器有关的问题。存储元件设计者试图通过提高在给定量的芯片面积内形成的电容的数量，以在更小的存储单元中保持低的更新速度。提高电容经常涉及增加电容器的电荷容纳材料的表面积，当电容器的总尺寸缩小时其是很难做到的。虽然设计者在通过将电荷保持材料形成到三维沟和叠层电容器设计时，在控制表面积方面取得了一些成功，但是不可能使这些技术继续进步以在更小的器件中具有更大的电容。赖以预测器件性能的固态电子行为随着各种器件部件的尺寸的变得更小而开始下降，这样电容器不再能存储足够的电荷以便在足够的时间内用于存储器件中。存储设计者所面临的另一个问题是试图增加信息密度(例如，在一个给定面积的存储芯片内可以存储的信息量)。常规固态电容器的每一个存储元件仅能存储一比特信息。因此，希望获得一种具有改善的信息存储密度的存储器件，其通过包含一种存储单元而实现，该存储单元可以可靠地存储许多离散状态。鉴于以上所述，显然需要一种存储器件，例如动态随机存储器，其克服了由常规固态存储器设计所带来的限制。特别地，需要分子存储单元、分子存储阵列和包括分子存储器的电子器件。此外，需要一种分子存储器件，其可以使用与现有半导体制造实践相容的技术进行制造，这样半导体器件和相互连接可以采用分子存储器件来单片地制造。专利技术概述简要地说，本专利技术的一种实施方案包含一种分子存储元件，其包括一个开关器件、与该开关器件耦合的位线和字线以及可通过该开关器件存取的分子存储器件。该分子存储器件能够被置于两种或多种不连续状态，其中通过施加于位线和字线的信号，将该分子存储器件置于一种不连续状态中。该分子存储器件包括第一电极、第二电极以及在第一电极和第二电极之间的分子材料。本专利技术还涉及包含多个分子存储元件的分子存储阵列，其中每个分子存储元件能够被置于两种或多种不连续状态中。多条位线和字线与多个分子存储元件耦合在一起，这样每个分子存储元件被耦合并且可被至少一条位线和至少一条字线所寻址。在另一方面中，本专利技术关注包含分子存储元件的可寻址阵列的分子存储器件。地址解码器接收编码地址并产生与编码地址相当的字线信号。字线驱动器与地址解码器耦合并产生放大的字线信号。该放大的字线信号控制开关，该开关选择性地将分子存储元件阵列的构件与位线耦合在一起。与位线耦合的读/写逻辑确定该分子存储器件是处于一种读取状态中或是处于一种写入状态中。在一种读取方式中，与每一位线耦合的读出放大器检测选择性地耦合的分子存储元件的一个电子状态，并在指示选择性地耦合分子存储元件的电子状态的位线上产生数据信号。在一种写方式中，读/写逻辑将数据信号推动到位线和选择性地耦合的分子存储元件上。本专利技术还关注包括与嵌入的分子存储器件集成的逻辑电路，例如专用集成电路(ASIC)和系统芯片(SOC)器件等的器件。这些设备包含一种或多种由分子存储器件单片形成并相互连接的功能性部件。所述的功能性部件可以包含固态电子器件和/或分子电子器件。在具体的实施方案中，所述的分子存储器件是继在半导体基底内形成具有有源器件的半导体基底上之后，在该半导体基底上作为层叠结构形成而实施的。在其它实施方案中，所述的分子存储器件是作为微米或纳米大小的孔穴在具有有源器件的半导体基底上实施的，其中有源器件是在半导体基底内形成的。所述的分子存储器件是使用与半导体基底相容的加工技术在该半导体基底上预先形成的有源器件进行制造的。所述的分子存储器件包含，例如，具有两个或多个通过电解质(例如，陶瓷或固体电解质)分开的电极表面的电化学电池。存储分子(例如，具有一种或多种氧化态的分子，其可用于存储信息)与电化学电池中的电极表面耦合。本专利技术的其它方面包括元件的用途，所述的元件独立地选自晶体管开关器件包括场效应晶体管；与字线耦合的行解码器；与位线耦合的列解码器；与位线连接的电流前置放大器；与位线连接的读出放大器；接收编码地址并产生对应于编码地址的字线信号的地址解码器；与地址解码器耦合的线驱动器，其中该线驱动器产生放大的字线信号(任选地其中该放大的字线信号控制开关，该开关选择性地将分子存储元件的阵列的构件与位线耦合)；与位线本文档来自技高网...

【技术保护点】
分子存储元件，包括：　　　　开关器件；　　　　与所述的开关器件耦合的至少一条第一位线和一条第一字线；以及　　　　存储位置阵列，每个存储位置与一条位线和一条字线耦合，所述的元件包括含有存储分子的第一电极，其中存储分子包含氧化还原活性分子，以及所述的阵列包含第二电极。

【技术特征摘要】
【国外来华专利技术】US 2004-1-28 10/766,3041.分子存储元件，包括开关器件；与所述的开关器件耦合的至少一条第一位线和一条第一字线；以及存储位置阵列，每个存储位置与一条位线和一条字线耦合，所述的元件包括含有存储分子的第一电极，其中存储分子包含氧化还原活性分子，以及所述的阵列包含第二电极。2.根据权利要求1的分子存储元件，其中所述的氧化还原活性分子是大环配体，选自大环前配体和大环络合物。3.根据权利要求2的分子存储元件，其中所述的大环配体是卟啉。4.根据权利要求3的分子存储元件，其中所述的卟啉是卟啉衍生物。5.根据权利要求3和4的分子存储元件，其中所述的卟啉是卟啉络合物。6.根据权利要求3、4或5的分子存储元件，其中所述的卟啉是卟啉聚合物。7.根据权利要求1的分子存储元件，其中所述的氧化还原活性分子包括一种或多种非大环氧化还原活性络合物。8.根据权利要求7的分子存储元件，其中所述的氧化还原活性分子包括所述的非大环络合物的聚合物。9.根据前面权利要求中任一项的分子存储元件，其中所述的开关器件包括晶体管。10.根据权利要求9的分子存储元件，其中所...

【专利技术属性】
技术研发人员：WG库尔，AR加洛，
申请(专利权)人：泽塔科尔公司，
类型：发明
国别省市：US[美国]