互连结构及其制作方法技术

一种互连结构及其制作方法。其中互连结构，包括：半导体衬底；位于半导体衬底上的至少三层金属布线层；位于金属布线层之间的绝缘介质层；贯穿绝缘介质层厚度将金属布线层之间连通的导电插塞，所述金属布线层与导电插塞截面的组合构成环形分布。本发明专利技术能适于高速互连，增强互连结构的信号完整性，同时能降低信号间的串扰。

【技术实现步骤摘要】

本专利技术涉及半导体器件领域，尤其涉及。
技术介绍
多层互连技术业已成为大规模集成电路和特大规模集成电路制备工艺的重要组 成部分。当前高性能的特大规模集成电路已具有多达7 10层的金属连线。因此，寻求较 低电阻率的金属互连材料和较低介电常数的绝缘材料已成为深亚微米和纳米器件的一大 研究方向。多层互连结构通常包含有多层金属连线，通过绝缘材料中的插塞结构进行互连。 形成插塞的工艺是用金属材料填充通孔或者沟槽的工艺，例如申请号为CN98118^K)的中 国专利申请文件所提供的形成插塞结构的方法。在半导体器件的后段制作过程中，进行金属互连结构布线工艺如图1至图4所示。 参考图1，提供一半导体衬底100，所述半导体衬底100具有隔离结构及位于隔离结构间的 有源区，所述有源区上形成有诸如晶体管、电容器等半导体器件或金属连线等。随后，在半 导体衬底100上依次形成第一金属布线层102，其中第一金属布线层102之间形成有与第一 金属布线层102厚度一致的第一隔离层103，所述第一金属布线层102与上述半导体衬底 100上已形成的诸如晶体管、电容器等半导体器件或金属连线等通过导电插塞进行连通。如图2所示，用化学气相沉积法在第一隔离层103上形成第一绝缘介质层104，且 所述第一绝缘介质层104覆盖第一金属布线层102 ；所述第一绝缘介质层104的材料可以 是含硅的氧化物。在第一绝缘介质层104内形成贯穿第一绝缘介质层104厚度且与第一金 属布线层102连通的第一导电插塞105，具体形成工艺如下先于第一绝缘介质层104上旋 涂光刻胶层，经过光刻工艺后，在光刻胶层上定义出通孔图形；以光刻胶层为掩膜，沿通孔 图形刻蚀第一绝缘介质层104至露出第一金属布线102，形成通孔；去除光刻胶层后，在通 孔内填充满导电材料。如图3所示，采用上述方法，依次在第一绝缘介质层104上形成覆盖第一导电插塞 105的第二金属布线层106，其中第二金属布线层106之间形成有与第二金属布线层106厚 度一致的第二隔离层107 ；在第一绝缘介质层104上形成覆盖第二金属布线层106的第二 绝缘介质层108 ；在第二绝缘介质层108内形成贯穿第二绝缘介质层108厚度且与第二金属布线层106连通的第二导电插塞109 ；......根据工艺需要形成所需数量N的金属布线层、隔离层、绝缘介质层及相应的导电插塞，例如在第N-I绝缘介质层上形成覆盖第N-I导 电插塞的第N金属布线层110，其中第N金属布线层110之间形成有与第N金属布线层110 厚度一致的第N隔离层111 ；在第N隔离层111上形成覆盖第N金属布线层110的第N绝 缘介质层112 ；在第N绝缘介质层112内形成贯穿第N绝缘介质层112厚度且与第N金属 布线层110连通的第N导电插塞113。现有工艺中，随着半导体器件集成度的提高，高性能集成电路需要集中电阻、电容 或电感的电路元件。现有多层互连结构由多层金属布线和绝缘介质层堆叠而成，容易使器件之间的信号干扰增大，造成器件质量下降；另外，这种结构不适用于高速的半导体器件。
技术实现思路
本专利技术解决的问题是提供一种，防止信号串扰及其信号完 整性差。为解决上述问题，本专利技术提供一种互连结构，包括半导体衬底；位于半导体衬底 上的至少三层金属布线层；位于金属布线层之间的绝缘介质层；贯穿绝缘介质层厚度将金 属布线层之间连通的导电插塞，所述金属布线层与导电插塞截面的组合构成环形分布。可选的，所述环形分布的顶层金属布线层与底层金属布线层之间的其中一层金属 布线层嵌套于环形分布内。可选的，所述嵌套于环形分布内的金属布线层未与导电插塞及其它金属布线层连 接。可选的，所述金属布线层的材料为铜、铝或铜铝合金，厚度为0. Ιμπι 1.5 μπι。可选的，所述绝缘介质层的材料为氧化硅、氮化硅或低介质常数材料，厚度为 0. 1 μ m 1. 5 μ m。可选的，所述导电插塞的材料为铜、铝或铜铝合金。可选的，所述金属布线层与绝缘介质层之间还包括有阻挡层，所述阻挡层为钽或 钛的氮化物，厚度为IOnm 80nm。本专利技术还提供一种制作互连结构的方法，包括提供半导体衬底；在半导体衬底 上间隔依次形成至少三层金属布线层和至少两层绝缘介质层，所述绝缘介质层内形成有贯 穿其厚度且将金属布线层之间连通的导电插塞；其中，所述金属布线层与导电插塞截面构 成环形分布。可选的，所述环形分布的顶层金属布线层与底层金属布线层之间的其中一层金属 布线层嵌套于环形分布内。可选的，所述嵌套于环形分布内的金属布线层未与导电插塞及其它金属布线层连 接。可选的，形成金属布线层的方法为物理溅镀法、化学气相沉积法或化学电镀法。所 述金属布线层的材料为铜、铝或铜铝合金，厚度为0. 1 μ m 1. 5 μ m。可选的，形成绝缘介质层的方法为化学气相沉积法或物理薄膜涂布法。所述绝缘 介质层的材料为氧化硅、氮化硅或低介质常数材料，厚度为0. 1 μ m 1. 5 μ m。可选的，所述导电插塞的材料为铜、铝或铜铝合金。可选的，所述金属布线层与绝缘介质层之间还形成有阻挡层，形成所述阻挡层的 方法为物理溅镀法。所述阻挡层的材料为钽或钛的氮化物，厚度为IOnm 80nm。与现有技术相比，本专利技术具有以下优点将多层互连结构的金属布线层和导电插 塞的截面制作成环形结构，由于环形结构将其内的金属信号线与外界的金属信号线隔离， 减少了金属信号线与金属信号线之间的干扰；同时，环形结构的截面积增大，可降低其电 阻，适宜于作为高电位或低电位参考电压的输送线。这种结构能适于高速互连，增强互连结 构的信号完整性，同时能降低信号间的串扰。附图说明图1至图3是现有技术形成金属互连结构的示意图；图4至图8是本专利技术制作互连结构的第一实施例示意图；图4、图5、图6、图7、图9为本专利技术制作互连结构的第二实施例示意图；图4、图5、图10、图11、图12为本专利技术制作互连结构的第三实施例示意图。具体实施例方式本专利技术将多层互连结构的金属布线层和导电插塞的截面制作成环形结构，由于环 形结构将其内的金属信号线与外界的金属信号线隔离，减少了金属信号线与金属信号线之 间的干扰；同时，环形结构的截面积增大，可降低其电阻，适宜于作为高电位或低电位参考 电压的输送线。这种结构能适于高速互连，增强互连结构的信号完整性，同时能降低信号间 的串扰。为实现上述目的，本专利技术制作互连结构的具体实施方式为提供半导体衬底；在 半导体衬底上间隔依次形成至少三层金属布线层和至少两层绝缘介质层，所述绝缘介质层 内形成有贯穿其厚度且将金属布线层之间连通的导电插塞；其中，所述金属布线层与导电 插塞截面构成环形分布。基于上述实施方式形成的互连结构，包括半导体衬底；位于半导体衬底上的至 少三层金属布线层；位于金属布线层之间的绝缘介质层；贯穿绝缘介质层厚度将金属布线 层之间连通的导电插塞，所述金属布线层与导电插塞截面的组合构成环形分布。其它实施方式中，金属布线层与绝缘介质层之间、导电插塞与绝缘介质层之间形 成有阻挡层。下面结合附图对本专利技术的具体实施方式做详细的说明。实施例一图5至图9是本专利技术制作互连结构的实施例示意图。如图5所示，提供一半导体 衬底200，所述半导体衬底200具有隔离结构及位于隔离结构间的有源区本文档来自技高网...

【技术保护点】
一种互连结构，包括：半导体衬底，位于半导体衬底上的至少三层金属布线层，位于金属布线层之间的绝缘介质层，贯穿绝缘介质层厚度将金属布线层之间连通的导电插塞；其特征在于，所述金属布线层与导电插塞截面的组合构成环形分布。

【技术特征摘要】

【专利技术属性】
技术研发人员：王津洲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]