半导体器件的器件层制作方法技术

本发明专利技术公开了一种半导体器件的器件层制作方法，该方法包括：在半导体器件衬底上形成栅极后，在栅极侧壁形成氮化层；在所述栅极表面及半导体衬底表面沉积再氧化层后，对栅极和半导体衬底进行轻掺杂；形成所述栅极的氮氧化物侧墙后，对栅极和半导体器件衬底进行掺杂，在半导体器件沉积形成漏极和源极；采用自对准硅化物方法在栅极表面和半导体衬底沉积金属，形成金属化硅层，然后进行快速退火处理后，刻蚀掉未反应的金属。本发明专利技术提供的方法消除了因“微笑”型氧化现象而造成的对器件性能变化范围及开关性能产生影响。

【技术实现步骤摘要】

本专利技术涉及半导体制造技术，特别涉及一种。
技术介绍
随着电子设备的广泛应用，半导体的制造工艺得到了飞速的发展，半导体器件的 特征尺寸也越来越小，半导体器件中的器件层制作也变得越来越重要。这里的器件层指的 是在半导体衬底上进行源极、漏极及栅极的制作。图Ia If所示为现有技术半导体器件的器件层制作的剖面结构图。现有技术半 导体器件的器件层制作过程包括以下步骤步骤一，在半导体器件衬底101上进行双阱工艺，定义CMOS的有源区，如图Ia所 示，在半导体器件衬底101上形成阱100。在本步骤中，双阱包括一个N阱和一个P阱，通常采用倒掺杂阱技术进行，也就是 在半导体器件衬底101中定义的N阱区域注入磷等掺杂杂质，后续形成P型互补金属氧化 物半导体(PM0Q，在定义的P阱区域注入硼等掺杂杂质，后续形成N型互补金属氧化物半导 体(NMOS)。在这里以在P阱以及在P阱上形成的结构进行详细介绍，以形成NM0S，而N阱上形 成的结构则忽略介绍，步骤基本相同。步骤二，在半导体器件衬底101上进行浅槽隔离(STI)工艺，隔离CMOS的有源区， 即在P阱100中进行隔离以及隔离P阱和N阱，如图Ib所示，在半导体器件衬底100中形 成 STI102。在本步骤中，形成STI102的过程为先在半导体器件衬底101依次沉积隔离氧化 层和氮化物层，采用曝光显影工艺在氮化物层上涂覆的光刻胶层定义出STI图形，将具有 STI图形的光刻胶层作为掩膜依次刻蚀氮化硅层、隔离氧化层以及半导体器件衬底101得 到STI槽，然后对STI槽进行氧化物填充后，进行氮化物层和隔离氧化物层的抛光处理，在 半导体器件衬底101中得到STI102。步骤三，参见图lc，在半导体器件衬底101的表面和STI102的表面依次沉栅氧化 层和多晶硅层后，采用离子注入方法10对多晶硅层进行预掺杂。在本步骤中，对于NMOMS来说，掺杂的杂质为磷，目的是为了使得最终制造的半导 体器件的栅极导电，对于PMOS来说，掺杂的杂质为硼。步骤四，采用光刻工艺得到栅极103后，对栅极103和半导体衬底101的表面进行 再次氧化，形成再氧化层，在图中没有体现。在本步骤中，采用光刻工艺得到栅极103的过程为涂覆光刻胶层后通过具有栅 极图形的光罩对其曝光显影，在光刻胶层形成栅极图形，然后以具有栅极图形的光刻胶层 为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅极103 ；在本步骤中，形成再氧化层的过程为采用化学气相沉积(CVD)方法沉积得到氧 化层，在栅极203表面及半导体器件衬底101的表面上得到再氧化层，该再氧化层的作用是为了修补在形成栅极103过程中对半导体器件衬底101表面的损伤。步骤五，在再次氧化的栅极103上形成偏移侧墙后，以离子注入20方法对半导体 器件衬底101的阱进行轻掺杂，参见图Id。在图中，省略了偏移侧墙，侧墙一般采用氮化物构成，偏移侧墙的形成是为了在轻 掺杂工艺中防止NMOS沟道长度的减小而增加的源漏间电荷穿通的可能性。当然，在具体实现上，也可以不形成偏移侧墙。在该步骤中，对于匪OS来说，轻掺杂采用的杂质可以为砷，使得半导体器件衬底 101的上表面成为非晶态，减少源漏极间的沟道漏电流效应。步骤六，由于栅极103在掺杂的过程中受到注入离子的撞击，导致硅结构的晶格 发生损伤，为恢复损伤，离子注入20后进行快速热退火处理。步骤七，参见图le，对栅极103形成氮氧化物侧墙204后，在半导体器件器件衬底 101上就定义出源漏极区域，以离子注入30的方法对栅极103和栅极103两侧的半导体器 件衬底101进行掺杂，形成漏极301和源极302。步骤八，参见图If，采用自对准硅化物(SAB)的方法沉积钛，形成钛化硅层401，然 后进行快速退火处理后，采用化学方法刻蚀掉未反应的钛。 本步骤是为了形成接触孔，可以使得有源区形成金属接触。这样，就完成了半导体器件的器件层制作。但是，在上述制作过程的步骤四完成后，得到的栅氧化层厚度在栅极边缘处比在 栅极其他处的厚度厚，这里称为“微笑”型氧化现象。这是因为，在形成再氧化层过程中，栅 极103的表面和氧气反应，使得栅极103表面氧化，在与栅氧化层的接触处，再氧化层和栅 氧化层结合，所形成的氧化层变厚，造成了栅极103下的栅氧化层厚度不均勻。在进行完步 骤四之后，如图2所示，图2为现有技术在制造半导体器件的器件层过程中的再氧化层示意 图，可以看出，得到的栅氧化层厚度在栅极边缘处比在栅极其他处的厚度厚，形成“微笑”型 氧化层。在一个制程过程中，需要按照上述过程在一个晶圆上同时制作多个半导体器件的 器件层，由于步骤四的原因，使得同时制作的多个半导体器件的器件层的栅氧化层的厚度 难以控制，导致在同一制程过程中，最终得到的多个半导体器件的性能范围变化比较大且 开关性能也存在比较大差异。对于一个半导体器件来说，由于其栅氧化层厚度不均勻，也会 影响其性能(主要的是开关性能)。为了克服这个问题，目前，可以在步骤五通过降低离子注入的能量或浓度，还可以 在步骤四过程中，减少沉积再氧化层的时间来减小最终得到的多个半导体器件的性能范围 且减小开关性能的差异，以及对于一个半导体器件的因为栅氧化层厚度不均勻而引起的性 能降低。但是，这些方法只是能够改善上述问题，但不能完全消除由于“微笑”型氧化现象 而造成的对器件性能变化范围及开关性能所的产生影响。
技术实现思路
有鉴于此，本专利技术提供一种，该方法能够消除因“微 笑”型氧化现象而造成的对器件性能变化范围及开关性能产生影响。为达到上述目的，本专利技术实施例的技术方案具体是这样实现的一种，该方法包括在半导体器件衬底上形成栅极后，在栅极侧壁形成氮化层；在所述栅极表面及半导体衬底表面沉积再氧化层后，对栅极和半导体衬底进行轻 掺杂；形成所述栅极的氮氧化物侧墙后，对栅极和半导体器件衬底进行掺杂，在半导体 器件沉积形成漏极和源极；采用自对准硅化物方法在栅极表面和半导体衬底沉积金属，形成金属化硅层，然 后进行快速退火处理后，刻蚀掉未反应的金属。所述形成的氮化层厚度为10埃 20埃。所述在栅极侧壁形成氮化层的过程为在半导体器件衬底及栅极表面采用化学气相沉积方法沉积氮化层后，刻蚀栅极顶 部表面及半导体衬底表面形成的氮化层，在栅极侧壁留下氮化硅层。所述再氧化层的厚度为10埃 20埃。所述在对栅极和半导体衬底进行轻掺杂之前，该方法还包括在栅极上形成偏移侧墙。由上述方案可以看出，本专利技术在半导体器件的器件层制作过程中，在生成再氧化 层之前，先形成氮化硅缓冲层，作为栅极侧壁的保护，这样，在沉积再氧化层时，就不会出现 由于在栅氧化层周围的栅极边缘与氧气的反应，而造成该处的栅氧化层变厚，从而栅氧化 层的厚度不均，形成“微笑”型氧化现象。这样，对于同时制作的多个半导体器件，就不会造 成器件性能变化范围大，也不会使开关性能差异性大。因此，本专利技术提供的方法消除了因 “微笑”型氧化现象而造成的对器件性能变化范围及开关性能产生影响。附图说明图Ia If为现有技术半导体器件的器件层制作的剖面结构图；图2为现有技术在制造半导体器件的器件层过程中的再氧化层示意图；图3为本专利技术提供的流程图；图如 4h为本专利技术提供的剖面结构图。具体实施例方式为使本专利技术的目的、技术方案及优点更加清楚本文档来自技高网...

【技术保护点】
一种半导体器件的器件层制作方法，该方法包括：在半导体器件衬底上形成栅极后，在栅极侧壁形成氮化层；在所述栅极表面及半导体衬底表面沉积再氧化层后，对栅极和半导体衬底进行轻掺杂；形成所述栅极的氮氧化物侧墙后，对栅极和半导体器件衬底进行掺杂，在半导体器件沉积形成漏极和源极；采用自对准硅化物方法在栅极表面和半导体衬底沉积金属，形成金属化硅层，然后进行快速退火处理后，刻蚀掉未反应的金属。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31