制造半导体器件的方法和半导体器件技术

公开了一种制造半导体器件的方法，包括：提供绝缘载体（１０），例如氧化物晶片；在所述载体上形成在源极结构（１２）与漏极结构（１４）之间的沟道结构（２０）；选择性地去除沟道结构（２０）的一部分，从而在沟道结构（２０）与载体（１０）之间形成凹入部（２２）；将器件外露于退火步骤，使得沟道结构（２０’）获得实质上圆柱形形状；形成围绕实质上圆柱形沟道结构（２０’）的限制层（４０）；生长围绕限制层（４０）的氧化层（５０）；以及形成围绕氧化层（５０）的栅极结构（６０）。所述实质上圆柱形沟道结构２０’可以包括半导体层３０。还公开了相应的半导体器件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及制造半导体器件的方法，具体地涉及制造周围栅极(GAA)FinFET器件 的方法。本专利技术还涉及半导体器件，具体地涉及GAA FinFET器件。
技术介绍
由于无法控制的短沟道效应，不断缩小传统体金属氧化物半导体场效应晶体管 (MOSFET)的尺寸变得越来越困难。这种效应使晶体管性能在切换效率和换向速度方面下降 很大。为此，研究若干备选的晶体管的设计，例如，在传统晶体管设计中使用诸如高k电介 质之类的新型材料和金属栅极材料，和/或开发备选晶体管体系结构。很具有吸引力的一种具体体系结构是所谓的FinFET器件，其中，在诸如氧化物晶 片之类的绝缘载体上提供在源极极区和漏极区之间的细鳍形沟道，多个栅极控制沟道的电 导率。由于FinFET器件卓越的固有性能以及其与传统CMOS工艺的高兼容性，FinFET器件 被认为具有良好前景，FinFET器件与传统CMOS工艺的高兼容性意味着不需要在新制造器 件方面的大量投入就可以制造这些器件。与传统晶体管体系结构相比，FinFET器件的一个关键特点是很高的静电完整性。 这是由于多栅极配置对沟道中的载体实施额外控制。因此，两个或三个栅极的存在提供了 对短沟道效应的更好的控制，从而与传统晶体管设计相比得到高性能和改进的可缩放性。 FinFET器件的自然扩展由周围栅极(GAA)器件来表示，其中栅极结构包封鳍形沟道。这进 一步改进了对短沟道效应的控制。编号为US 2007/0145431的美国专利申请公开了这种器 件的示例。缩小晶体管尺寸在具有量化效应的器件(例如，基于量子线的晶体管)的设计中 也具有重要作用。编号为2008/0014689的美国专利申请公开了一种周围栅极平面纳米线 半导体器件，其中，在半导体衬底的绝缘层上方的源极和漏极之间形成平面纳米线，遍及平 面纳米线而生长栅极堆叠。随后将该栅极堆叠蚀刻和图案化。在此过程中，在栅极和源极 之间以及栅极和漏极之间切断平面纳米线，从而使周围栅极平面纳米线的一部分保持在源 极和漏极之间并且起到沟道的有源区的作用。外延地再生长其余的周围栅极平面纳米线以 与源极和漏极重新连接。这种器件有若干缺点。制造工艺相对复杂，使得半导体纳米线具有平面形状，而不 是便于最优化量化效应的圆柱形形状。
技术实现思路
本专利技术试图提供一种制造具有圆柱形形状沟道的半导体器件的方法，该圆柱形形 状沟道具有围绕栅极。本专利技术还试图提供一种具有圆柱形形状沟道的半导体器件，该圆柱形形状沟道具 有围绕栅极。根据本专利技术的第一个方面，提供了一种制造半导体器件的方法，包括提供绝缘载 体；在所述载体上提供在源极结构和漏极结构之间的沟道结构；选择地去除沟道结构的一 部分，从而在沟道和载体之间形成凹入部；将器件外露于退火步骤，使得沟道结构获得实质 上圆柱形形状；形成围绕实质上圆柱形沟道结构限制层；生长围绕限制层的氧化层；以及 形成围绕氧化层的栅极结构。本专利技术的方法允许使用传统CMOS工艺步骤来形成圆柱形沟道结构。例如，组合的 沟道、源极和漏极结构可以是FinFET结构。限制层，S卩，比量子线的半导体层具有更大带隙 的层，确保电荷载流子被限定在圆柱形沟道结构中，从而创建量子线。 在实施例中，所述方法还包括在形成限制层之前，生长围绕实质上圆柱形沟道结 构的半导体层，其中，限制层围绕实质上圆柱形沟道结构和半导体层，实质上圆柱形沟道用 作半导体层的另一限制层。这在内部限制结构和外部限制结构之间创建了量子阱结构。这 还提高了量子限制的效率，从而有助于减少线的表面电荷载流子的出现。半导体层可以是 外延地生长的。形成在绝缘载体上的沟道结构具有方形横截面。这具有优于例如传统FinFET 工艺的优点，可以更容易地形成沟道结构，从而降低工艺复杂度。此外，已发现，与用传统 FinFET工艺形成的器件相比，使用具有方形横截面的沟道结构会产生具有改进特性的器 件。可使用以上方法形成nMOS和pMOS型器件，从而便于通过传统CMOS工艺来制造包 括本专利技术半导体器件的集成电路(IC)。在实施例中，沟道结构是硅沟道结构，形成限制层的步骤包括生长围绕实质上圆 柱形沟道结构硅/锗SiGe层；以及在预定温度下生长围绕SiGe层的氧化层，所述预定温度 便于Ge原子从SiGe层向实质上圆柱形沟道结构迁移，从而将SiGe层转化为限制层。该实 施例产生用于在源极区和漏极区之间传输空穴的P型量子阱。可以通过实施例来实现互补η-型器件，在该实施例中，沟道是应变硅沟道结构， 形成限制层包括外延地生长SiGe层。可以将合适的III-V族材料而不是应变硅用于η型 器件的半导体量子阱。在当沟道结构是硅沟道结构时，可以实现ρ型器件，该ρ型器件具有夹在两个限制 结构之间的量子阱，其中生长半导体层包括外延地生长SiGe层；形成限制层包括外延地生 长围绕SiGe层的硅层。这种器件具有双层核心结构，包括由SiGe半导体量子阱包封的内 部限制硅结构。在当沟道结构是SiGe沟道结构时，可以实现相应的η型器件，其中生长半导体层 包括生长应变硅层；形成限制层包括外延地生长围绕应变硅层的SiGe层。根据本专利技术的另一方面，提供了一种在绝缘载体上的半导体器件，该器件包括源 极区、漏极区以及在源极区和漏极区之间的沟道结构，沟道结构包括实质上圆柱形核心结 构，实质上圆柱形核心结构包括半导体材料；围绕核心结构的限制层；围绕限制层的氧化 层；以及围绕氧化层的栅极结构。通过本专利技术的方法制造的这种器件具有卓越的导电特性 和可控的短沟道效应，并且可以使用传统CMOS工艺技术来制造这种器件。在实施例中，核心结构包括由半导体材料层围绕的另一限制结构，从而实现夹在 两个限制结构之间的量子阱。这些半导体器件的半导体材料可以是硅/锗，在P型器件的情况下限制结构可以包括硅。半导体材料可以是应变硅，在η型器件的情况下限制结构可 以包括硅/锗。备选地，η型器件可以包括合适的III-V族材料作为半导体材料。附图说明 以下将参考附图，通过非限制性的示例对本专利技术的实施例进行更详细地描述。图1图示了量子阱器件的原理；图2A-F图示了根据本专利技术的实施例的制造半导体器件的方法实施例的关键步 骤·’以及图3图示了根据本专利技术的备选实施例而制造的半导体器件。应该理解，附图仅是示意性的而并不是按比例绘制的。还应理解，在所有附图中使 用相同的参考标号以表示相同或相似的部分。具体实施例方式图1图示了圆柱形量子阱的构思。这种阱有时也被称作量子线。在这种具体情况 下，内部区域II (例如，Ge圆柱形沟道)夹在两个区域I (例如内部和外部硅层)之间。区 域II用作电荷传递层，例如空穴传递层。由于分别针对区域I和区域II而分裂的价带(VB) 和导带(CB)之间的能隙差异，量子阱形成在区域II内。因此，例如空穴的电荷载流子被限 制在量子阱内部。换言之，区域I用作限制层以限制电荷载流子进入区域II。在量子阱内 观测到的大子带分裂在很大程度上减少了子带内散射事件，在量子阱中，价带能级可以被 提高至高于费米能级(EF)。因此，器件的载流子迁移率和电流驱动能力增大。在区域II包 括Ge或SiGe且区域I包括Si的情况下，可获得pMOS器件。可以通过将应变Si层夹在两 个SiGe层之间而获得nMOS器件。应变Si的本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括以下步骤：提供绝缘载体（１０）；在所述载体（１０）上提供在源极结构（１２）和漏极结构（１４）之间的沟道结构（２０）；选择性地去除沟道结构（２０）的一部分，从而在沟道结构（２０）和载体（１０）之间形成凹入部（２２）；将器件外露于退火步骤，使得沟道结构（２０’）获得实质上圆柱形形状；形成围绕实质上圆柱形沟道结构（２０’）的限制层（４０）；生长围绕限制层（４０）的氧化层（５０）；以及形成围绕氧化层（５０）的栅极结构（６０）。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：吉尔贝托库拉托拉，帕拉哈特阿加瓦尔，马克JH范达尔，维贾亚拉格哈万马达克西拉，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]